-
公开(公告)号：CN104242942B
公开(公告)日：2017-10-27
申请号：CN201410515545.6
申请日：2014-09-29
申请人： 清华大学
IPC分类号： H03M1/38
摘要： 本发明公开了一种带比较器失调校正的六位异步逐次逼近模数转换器，包括：采样保持电路，对外部输入信号进行采样；数模转换器，产生基准电压；选通开关；比较器模块，其第一级比较器子模块根据选通开关输出的采样值和对应的基准电压生成第一级比较器输出数据，第二级比较器子模块根据控制信号、选通开关输出的对应的基准电压和采样值生成第二级比较器输出数据；输出数据译码模块用于对第一级比较器输出数据和第二级比较器输出数据进行译码，得到第一级输出数据和第二级输出数据；异步数字控制逻辑电路，根据第一级比较器输出数据生成控制信号。本发明的模数转换器可提高转换速度，并对比较器进行失调校正，可实现良好的性能。
-
公开(公告)号：CN104242941A
公开(公告)日：2014-12-24
申请号：CN201410515541.8
申请日：2014-09-29
申请人： 清华大学
IPC分类号： H03M1/38
摘要： 本发明公开了一种基于数模转换器共享的两路时间交织逐次逼近模数转换器，包括：多个采样保持电路，对外部输入信号进行采样，并输出采样值；数模转换器，产生基准电压；多个开关选择网络；多个比较器模块，其第一级比较器子模块根据采样值和基准电压生成第一级比较器输出数据，第二级比较器子模块根据控制信号、基准电压和采样值生成第二级比较器输出数据；多个异步数字控制逻辑电路，根据第一级比较器输出数据生成第二级比较器时钟信号和开关选择网络的控制信号；输出数据复用电路，对第一通道和第二通道的输出数据进行综合处理，以得到总体输出数据。本发明的模数转换器可在提高转换效率的同时保证精度不降低。
-
公开(公告)号：CN101252694B
公开(公告)日：2011-08-17
申请号：CN200810103045.6
申请日：2008-03-31
申请人： 清华大学
摘要： 基于块的视频解码的帧存储压缩和地址映射系统属于视频解码技术领域，其特征在于，在输入比特流经过熵解码、反变换和反量化后，对不同数据个数小于、等于16的块数据有一个采用无损定长编码方法压缩的过程，压缩时采用4种编码比特数，按照不同数据的个数进行定长压缩编码。在数据的存储方式中，对作为片外存储器的具有4个存储阵列的SDRAM进行存储时把上下左右相邻的10个宏块的数据存储在4个存储阵列的同一行，每个存储阵列的一行可以存储4个宏块的亮度数据，或8个宏块的色度数据。因而，本发明在无误差地压缩存储条件下，使写入存储器的数据减少50％左右，对存储器的行激活操作数减少85～95％左右，从而降低了带宽需求，同时也降低了能耗。
-
-
公开(公告)号：CN1761153B
公开(公告)日：2010-05-05
申请号：CN200510086788.3
申请日：2005-11-04
申请人： 清华大学
摘要： 高速低功耗主从型D触发器属于D触发器技术领域，其特征在于：它由驱动和触发两部分电路级联构成，驱动电路包括传输门及受其控制的钟控反相电路和一个反相器，触发电路是一个受控于钟控反相电路的差分结构触发器。传输门由时钟信号控制通断：高时关断，低时打开；高电平输入信号在传输门打开时送入触发器，等到下一个高电平时钟信号时，传输门关断通过导通钟控反相电路来保持电位，同时触发器翻转。本发明第二级采用差分输入，可增强触发器的抗噪声性能。
-
公开(公告)号：CN101527849A
公开(公告)日：2009-09-09
申请号：CN200910081201.8
申请日：2009-03-30
申请人： 清华大学
IPC分类号： H04N7/26
摘要： 集成视频解码器的能降低功耗的存储系统，属于基于块的视频编解码标准的解码器存储管理领域，其特征在于，用压缩模块对重建数据进行重压缩，在读取参考数据和显示数据时再分别解压缩以减少解码器和片外存储器的数据交换量；用存储地址生成模块定制出合理的参考帧存储映射结构，减少读写过程中所需要进行的行激活操作次数；用一个基于4个存储信号端口结构的存储控制器，以减少解码器的片上存储，并提高存储器的带宽；用低功耗编解码对存储内容进行低功耗编码，降低存储器中由于泄漏而产生的静态功耗。
-
公开(公告)号：CN100471061C
公开(公告)日：2009-03-18
申请号：CN200610114286.1
申请日：2006-11-03
申请人： 清华大学
摘要： 本发明属于CMOS电平转换触发器领域，其特征在于：该触发器含有充放电电路，条件开关，保持电路，时钟窗口电路，差分输入的充电以及时钟脉冲的形成电路，其中两个对称条件开关控制两条对称的交叉充放电支路，同时两个对称的保持电路保持相应状态下的内部节点的状态，时钟窗口电路则允许电路仅在时钟上升沿的一瞬间触发器打开，而在时钟信号稳定为高的情况下触发器关闭，避免时钟电平为稳定电平期间输入信号变化而发生的错误翻转，同时由于采用了条件开关，消除了内部冗余翻转，因此降低了功耗且能实现低电平向高电平的转换。
-
公开(公告)号：CN100471060C
公开(公告)日：2009-03-18
申请号：CN200610114285.7
申请日：2006-11-03
申请人： 清华大学
摘要： 本发明属于对称输出寄存器技术领域，其特征在于，在状态发生转变的充电或者放电支路上只有两个晶体管，并且由于CLK和D信号在一个发生翻转时另一个处于稳定状态，因此实际发生状态变化时只有一个晶体管在控制，从而加快翻转速度，同时对称性也好。由于引入了冗余电路，因而两种电路在保持状态时，能够对宇宙射线等造成的软错误进行自动恢复，具有自我修复能力。
-
-
公开(公告)号：CN1697320A
公开(公告)日：2005-11-16
申请号：CN200510011937.X
申请日：2005-06-15
申请人： 清华大学
摘要： 采用灵敏放大器结构的下降沿D触发器属于D触发器设计技术领域，其特征在于：所述触发器的第一级是由两个反相器相互首尾相接构成的灵敏放大器，两个相接点分别形成SALATCH_P、SALATCH_N节点，而第二级则由两个缓冲反相器、两个CMOS传输门、电位保持电路以及输出反相器依次连接而成，所述SALATCH_P、SALATCH_N分别与所述两个缓冲反相器的输入端相连。本发明具有结构简单、电路面积小、功耗低的优点，相应地，延时特性、建立时间和亚稳态时间特性得到了改善。
-
-
-
-
-
-
-
-
-
搜索结果
84 条记录 (耗时 0.024 秒)
