公开(公告)号：CN117978749B

公开(公告)日：2024-05-28

申请号：CN202410354196.8

申请日：2024-03-27

申请人： 湖南博匠信息科技有限公司

发明人： 黄枭

IPC分类号： H04L47/43 ,  H04L47/30 ,  H04L49/90

摘要： 本发明公开了一种基于FPGA实现数据源流控的方法及系统，当网卡模块的缓存单元的剩余容量小于阈值容量，说明缓存单元的剩余容量不足，则发送流控需求信号至FPGA模块，FPGA模块生成流控允许信号，并输入状态机；正常状态下，状态机在初始状态和识别状态下循环，即实时正常发送数据帧至外部设备；在需要进行流控延时时，状态机会在识别状态下进入第一流控状态，在第一流控状态下，状态机等待第一预设时长来实现暂缓发送数据帧，即调节前一数据帧和本次数据帧之间的发送间隔时长，从而实现流控延时，即在单位时间内降低了数据帧发送至接收设备的网卡单元的数量，从而避免接收设备的网卡单元因数据拥堵而造成数据丢失的情况。

公开(公告)号：CN117978749A

公开(公告)日：2024-05-03

申请号：CN202410354196.8

申请日：2024-03-27

申请人： 湖南博匠信息科技有限公司

发明人： 黄枭

IPC分类号： H04L47/43 ,  H04L47/30 ,  H04L49/90

摘要： 本发明公开了一种基于FPGA实现数据源流控的方法及系统，当网卡模块的缓存单元的剩余容量小于阈值容量，说明缓存单元的剩余容量不足，则发送流控需求信号至FPGA模块，FPGA模块生成流控允许信号，并输入状态机；正常状态下，状态机在初始状态和识别状态下循环，即实时正常发送数据帧至外部设备；在需要进行流控延时时，状态机会在识别状态下进入第一流控状态，在第一流控状态下，状态机等待第一预设时长来实现暂缓发送数据帧，即调节前一数据帧和本次数据帧之间的发送间隔时长，从而实现流控延时，即在单位时间内降低了数据帧发送至接收设备的网卡单元的数量，从而避免接收设备的网卡单元因数据拥堵而造成数据丢失的情况。