-
公开(公告)号：CN116168742A
公开(公告)日：2023-05-26
申请号：CN202210863398.6
申请日：2022-07-20
申请人： 爱思开海力士有限公司
IPC分类号： G11C11/408 , G11C11/406 , G11C29/12 , G11C29/44
摘要： 本公开涉及存储器和存储系统及其操作方法。一种用于操作存储系统的方法，包括：通过存储器控制器收集关于通过存储器控制器确定为存储器中的被行锤攻击的行的信息；通过存储器收集关于通过存储器确定为被行锤攻击的行的信息；通过存储器确认通过存储器控制器收集的行与通过存储器收集的行相同；以及响应于确认，通过存储器重置关于与通过存储器控制器收集的行相同的通过存储器收集的行的信息。
-
公开(公告)号：CN111161763B
公开(公告)日：2023-05-23
申请号：CN201910782714.5
申请日：2019-08-23
申请人： 爱思开海力士有限公司
发明人： 金雄来
IPC分类号： G11C5/14
摘要： 一种电源门控系统可以包括：逻辑电路区，其被配置为当测试掉电模式被使能时，阻止供电电压被供给多个逻辑门；以及多个错误检测电路，其被配置为当测试掉电模式被激活时，检测多个逻辑门之中的、输出节点浮置的逻辑门。
-
公开(公告)号：CN116137165A
公开(公告)日：2023-05-19
申请号：CN202210842797.4
申请日：2022-07-18
申请人： 爱思开海力士有限公司
发明人： 金雄来
IPC分类号： G11C11/406 , G11C11/408
摘要： 公开了存储器控制器、存储系统及存储系统的操作方法。存储系统包括：存储装置，适于提供行锤数据以设置目标字线的邻近字线的刷新率，并且根据第一目标刷新命令对与第一行锤地址对应的一个或多个字线执行目标刷新操作；以及存储器控制器，适于通过对激活地址进行采样来生成多个采样地址，通过将采样地址与激活地址进行比较来生成多个计数值，基于计数值和行锤数据计算与采样地址对应的多个邻近地址，并且通过第一目标刷新命令提供邻近地址作为第一行锤地址。
-
公开(公告)号：CN110265073B
公开(公告)日：2023-04-14
申请号：CN201810941798.8
申请日：2018-08-17
申请人： 爱思开海力士有限公司
IPC分类号： G11C8/12
摘要： 一种半导体器件包括存储体组选择信号发生电路和存储体组地址发生电路。存储体组选择信号发生电路基于被产生为执行读取操作或写入操作的命令脉冲来储存存储体地址。存储体组选择信号发生电路将所储存的存储体地址输出为存储体组选择信号。存储体组地址发生电路产生存储体组地址和内部存储体组地址，用于执行包括在基于存储体组选择信号而选中的存储体组中的单元阵列的列操作。
-
公开(公告)号：CN114627926A
公开(公告)日：2022-06-14
申请号：CN202111482681.6
申请日：2021-12-07
申请人： 爱思开海力士有限公司
发明人： 金雄来
IPC分类号： G11C11/406 , G11C29/42
摘要： 本发明涉及一种存储系统。所述存储系统，包括：正常存储区域，该正常存储区域适于储存正常数据；安全存储区域，该安全存储区域适于储存安全数据；第一行锤击检测电路，该第一行锤击检测电路适于对正常存储区域中被激活的部分行进行采样并且计数以选择第一需要被刷新的行；以及第二行锤击检测电路，该第二行锤击检测电路适于对安全存储区域中被激活的所有行进行计数以选择第二需要被刷新的行。
-
公开(公告)号：CN114185420A
公开(公告)日：2022-03-15
申请号：CN202110367308.X
申请日：2021-04-06
申请人： 爱思开海力士有限公司
发明人： 金雄来
IPC分类号： G06F1/30 , H03K17/687
摘要： 本申请公开了用于掉电模式的稳定控制的半导体器件。半导体器件包括：第一缓冲电路，其被配置为响应于第一选择信号而在掉电模式下接收芯片选择信号；第二缓冲电路，其被配置为响应于第一选择信号而在激活模式下接收芯片选择信号；电源电路，其被配置为：响应于第二选择信号而在激活模式下向多个逻辑元件供应外部电力，以及响应于第二选择信号而在掉电模式下不向多个逻辑元件供应外部电力；以及选择控制电路，其被配置为：在掉电模式下使第二选择信号的逻辑电平在经由第一缓冲电路接收的第一芯片选择信号的第一边沿处转变，以及然后使第一选择信号的逻辑电平在第一芯片选择信号的接着的第二边沿处转变，以从掉电模式退出并进入激活模式。
-
公开(公告)号：CN113948133A
公开(公告)日：2022-01-18
申请号：CN202110019492.9
申请日：2021-01-07
申请人： 爱思开海力士有限公司
发明人： 金雄来
IPC分类号： G11C11/4096
摘要： 本申请公开了被配置为执行突发操作的电子器件。该电子器件包括控制器和半导体器件。控制器输出时钟信号和数据，并且相继输出用于执行写入操作的芯片选择信号以及命令和地址(命令/地址)信号。半导体器件基于在第一时间点同步于时钟信号输入的芯片选择信号和命令/地址信号来进入写入操作。此外，半导体器件基于在第二时间点同步于时钟信号输入的芯片选择信号和命令/地址信号来在写入操作期间选择性地执行第一突发操作和第二突发操作中的一个，从而将数据储存到半导体器件中。
-
公开(公告)号：CN113936708A
公开(公告)日：2022-01-14
申请号：CN202110019071.6
申请日：2021-01-07
申请人： 爱思开海力士有限公司
发明人： 金雄来
IPC分类号： G11C7/10
摘要： 本申请公开一种执行激活操作的电子设备。电子设备包括控制器和半导体器件。控制器被配置为输出时钟信号、芯片选择信号和命令/地址信号，并且被配置为接收或输出第一数据和第二数据。半导体器件被配置为当芯片选择信号和命令/地址信号具有用于执行第一激活操作的逻辑电平组合时，同步于时钟信号来通过由命令/地址信号选择的第一存储器区接收或输出第一数据。另外，半导体器件被配置为在第一激活操作之后的第二激活操作期间，基于芯片选择信号，同步于时钟信号来通过由命令/地址信号选择的第一存储器区和第二存储器区接收或输出第二数据。
-
公开(公告)号：CN113628646A
公开(公告)日：2021-11-09
申请号：CN202010922172.X
申请日：2020-09-04
申请人： 爱思开海力士有限公司
发明人： 金雄来
摘要： 本文提供一种用于控制时钟发生的电子器件。电子器件包括锁存时钟发生电路、命令解码器和延时移位电路。锁存时钟发生电路基于芯片选择信号来产生锁存时钟。命令解码器从基于锁存时钟而产生的内部芯片选择信号和内部命令来产生内部操作信号。延时移位电路通过在执行内部操作的情况下将内部操作信号与移位时钟同步地移位与延时相对应的时段来产生结束信号。
-
公开(公告)号：CN113012735A
公开(公告)日：2021-06-22
申请号：CN202010494834.8
申请日：2020-06-03
申请人： 爱思开海力士有限公司
摘要： 一种半导体器件包括存储体组控制电路和存储体组。存储体组控制电路基于在内部芯片选择信号具有第一逻辑电平的情况下输入的内部命令/地址信号来生成存储体组使能信号、第一列控制信号和第二列控制信号。存储体组包括第一存储体至第四存储体和公共电路。公共电路基于存储体组使能信号以及第一列控制信号和第二列控制信号来对第一存储体至第四存储体中的至少两个执行列操作。
-
-
-
-
-
-
-
-
-
搜索结果
124 条记录 (耗时 0.044 秒)
