-
公开(公告)号：CN106355543B
公开(公告)日：2021-08-10
申请号：CN201610556581.6
申请日：2016-07-14
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供了一种数据处理系统，包括：多个数据处理装置，该多个数据处理装置基于初始设置数据并行地进行数据处理。数据处理装置各自具有唯一的ID，并且包括存储初始设置数据的多个寄存器和传送电路。传送电路接收数据包，该数据包包括作为初始设置数据的有效负载、共享信息、目的地ID和目的地地址，并且，当共享信息指示有效负载是将被共同地设置到包括其自己的数据处理装置的多个数据处理装置中的初始设置数据时，将有效负载传送至目的地地址所指示的寄存器，而不考虑在目的地ID与其自己的ID之间的不匹配。
-
公开(公告)号：CN107402892A
公开(公告)日：2017-11-28
申请号：CN201710343722.0
申请日：2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
CPC classification number: G06F3/0637 , G06F3/0619 , G06F3/0632 , G06F3/0673 , G06F9/468 , G06F12/1433 , G06F12/1441 , G06F21/79
Abstract: 在现有技术的半导体器件中存以下问题：不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例，半导体器件包括：子算术单元，被配置为执行主算术单元执行的程序的一部分的处理，以及由主算术单元和子算术单元共享的共享存储器，其中所述子算术单元包括：存储器保护单元，被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问，对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号：CN105245899A
公开(公告)日：2016-01-13
申请号：CN201510393593.7
申请日：2015-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/423 , H04N19/433 , H04N19/176
CPC classification number: H04N19/159 , H04N19/105 , H04N19/12 , H04N19/16 , H04N19/176 , H04N19/433 , H04N19/436 , H04N19/597
Abstract: 本发明涉及图片编码设备、图片解码设备和图片通信系统。在图片编码设备和图片解码设备中，对参考帧存储器的访问被抑制。图片编码设备由用于图片内编码的第一编码器、用于图片间编码的第二编码器和中间缓冲器组成。由第一编码器生成的本地解码图片作为参考图片被存储在中间缓冲器中，并且第二编码器的图片间编码通过参考中间缓冲器中的本地解码图片执行。图片解码设备由用于图片内解码的第一解码器、用于图片间解码的第二解码器和中间缓冲器组成。由第一解码器生成的本地解码图片作为参考图片被存储在中间缓冲器中，并且第二解码器的图片间解码通过参考中间缓冲器中的本地解码图片执行。
-
公开(公告)号：CN109785880B
公开(公告)日：2023-09-29
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN110658988B
公开(公告)日：2023-08-11
申请号：CN201910548857.X
申请日：2019-06-24
Applicant: 瑞萨电子株式会社
Abstract: 本申请涉及半导体器件、控制系统和半导体器件的控制方法。半导体器件包括第一CPU和第二CPU、用于控制侦听操作的第一SPU和第二SPU、支持功能安全标准的ASIL D的控制器以及存储器。当软件锁定步骤未被执行时，控制器向第一SPU和第二SPU设置允许侦听操作。当软件锁定步骤被执行时，控制器向第一SPU和第二SPU设置禁止侦听操作。第一CPU执行用于软件锁定步骤的第一软件，并将执行结果写入存储器的第一区域。第二CPU执行用于软件锁定步骤的第二软件，并将执行结果写入存储器的第二区域。将写入第一区域的执行结果与写入第二区域的执行结果进行比较。
-
Patent Agency Ranking
公开(公告)号：CN106028041B
公开(公告)日：2020-10-30
申请号：CN201610051676.2
申请日：2016-01-26
Applicant: 瑞萨电子株式会社
IPC: H04N19/436 , H04N19/176
Abstract: 提供了处理设备及其控制方法。提供在处理单元之间传输数据的多个传输模块(402‑0到402‑M)，以便分别对应于多个处理单元(401‑0到401‑M)。对于处理单元(401‑0到401‑M)中的每一个，第一环形总线(403‑0到403‑M)连接对应的处理单元内的子单元和对应于该处理单元的传输模块，以便对应的处理单元内的子单元和对应于该处理单元的传输模块形成环形形状。多个传输模块(402‑0到402‑M)被连接，以便多个传输模块(402‑0到402‑M)通过第二环形总线(404)来形成环形形状。
-
公开(公告)号：CN111343456A
公开(公告)日：2020-06-26
申请号：CN201911158718.2
申请日：2019-11-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/107 , H04N19/176 , H04N19/56 , H04N19/61 , H04N19/625 , H04N19/86
Abstract: 一种视频编码设备包括：局部解码生成单元，用于基于分割图像的编码结果来生成参考图像；压缩单元，用于压缩参考图像以生成压缩数据；参考图像存储确定单元，用于确定是否将压缩数据存储在存储器中；以及帧间预测单元，基于存储在存储器中的参考图像来执行运动矢量搜索以进行帧间编码。参考图像存储确定单元针对运动图像数据的每个确定的区域来设置用于存储参考图像的可允许数据量，并且基于可允许数据量来确定是否将通过压缩参考图像而获得的压缩数据存储在存储器中。帧间预测单元将与存储器中存储的压缩数据相对应的参考图像设置为运动矢量搜索的搜索范围。
-
公开(公告)号：CN104284197B
公开(公告)日：2018-11-23
申请号：CN201410320754.5
申请日：2014-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/61 , H04N19/513
CPC classification number: H04N19/521 , H04N19/105 , H04N19/167 , H04N19/174 , H04N19/436 , H04N19/51 , H04N19/55 , H04N19/86
Abstract: 为了减少在视频编码方法中引入的瓦片边界处生成的噪声等。在运动矢量检测单元中，一个图片中包括的第一瓦片视频信号和第二瓦片视频信号被供给第一检测单元和第二检测单元，并且参考图像从帧存储器供给第一检测单元和第二检测单元。第一检测单元通过帧间预测来执行包括对第一瓦片中的许多视频信号当中的、位于第一瓦片与另一瓦片之间的瓦片边界上或附近的视频信号的处理。在此处理中，第一检测单元生成运动矢量以便优选参考从帧存储器读出的参考图像当中的、不同于第一瓦片的另一瓦片中包括的参考图像。
-
公开(公告)号：CN104253992B
公开(公告)日：2018-10-26
申请号：CN201410302932.1
申请日：2014-06-27
Applicant: 瑞萨电子株式会社
IPC: H04N19/105 , H04N19/136 , H04N19/174 , H04N19/61 , H04N19/80
Abstract: 本发明各实施例提供了一种图像解码装置。对于具有未并行化的单核或者单线程硬件的基于H.265/HEVC的解码装置，该解码装置执行对多个分片的解码和在分片边界周围的过滤，公开的发明旨在于减少访问在帧存储器中存储的分片之间的边界周围的解码的数据以用于对这样的数据进行过滤的频率或者减少保持分片之间的边界周围的解码的数据的缓冲器的电路尺寸。这里公开的图像解码装置与分片的大小和位置关系相独立地跨屏幕按照光栅扫描顺序执行解码和过滤。在分片边界处，解码前进至同一行上的右相邻分片而不是对同一分片中的向下一行上的编码块解码，并且也使用按行相邻编码块的解码的数据来执行过滤。
-
公开(公告)号：CN106980465A
公开(公告)日：2017-07-25
申请号：CN201610959313.9
申请日：2016-11-03
Applicant: 瑞萨电子株式会社
CPC classification number: G06F3/0638 , G06F3/0604 , G06F3/0656 , G06F3/0673 , G06F7/544 , G06F2207/544 , H04N19/423 , G06F3/0626 , G06F3/061 , G06F3/0658 , G06F3/0679 , G06F12/04 , G06F13/1673 , H03M7/6005
Abstract: 本发明涉及半导体装置、数据处理系统和半导体装置控制方法。公开了这样一种半导体装置，所述半导体装置能够以增加的适宜度执行压缩和解压缩。所述半导体装置包括计算模块和存储器控制模块。所述计算模块包括计算单元和压缩电路。所述计算单元执行算术处理。所述压缩电路压缩指示所述算术处理的结果的数据。所述存储器控制模块包括访问电路和解压缩电路。所述访问电路将被压缩的数据写入存储器并且从所述存储器读取被写入的数据。所述解压缩部解压缩从所述存储器读取的数据并且将解压缩后的数据输出到所述计算模块。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.027 seconds)
