合成孔径雷达回波模拟器及回波模拟处理方法

    公开(公告)号:CN102866390B

    公开(公告)日:2014-06-18

    申请号:CN201210353283.9

    申请日:2012-09-21

    IPC分类号: G01S7/40

    摘要: 该发明属于雷达信号处理技术领域中的合成孔径雷达回波模拟器及回波模拟处理方法。模拟器包括FPGA芯片,DDR,电源模块,上位机,网络接口模块,D/A模块,高速接口模块及数据记录仪;而模拟方法包括配置参数的写入,全场景等效散射系数的确定,系统冲击响应分量的确定及时频变换,发射信号的时频变换,逆时频变换处理及小场景或大场景回波信号的输出、大场景回波信号的回放。该发明在主体结构上仅采用单片FPGA和DDR及一数据记录仪,回波模拟过程通过流水线作业,而具有系统结构简单、可靠性高,不但可有效提高SAR小场景回波信号的模拟速度、实现小场景回波的实时模拟,而且还可用于大场景回波信号的模拟及回波信号的回放输出等特点。

    合成孔径雷达回波模拟器及回波模拟处理方法

    公开(公告)号:CN102866390A

    公开(公告)日:2013-01-09

    申请号:CN201210353283.9

    申请日:2012-09-21

    IPC分类号: G01S7/40

    摘要: 该发明属于雷达信号处理技术领域中的合成孔径雷达回波模拟器及回波模拟处理方法。模拟器包括FPGA芯片,DDR,电源模块,上位机,网络接口模块,D/A模块,高速接口模块及数据记录仪;而模拟方法包括配置参数的写入,全场景等效散射系数的确定,系统冲击响应分量的确定及时频变换,发射信号的时频变换,逆时频变换处理及小场景或大场景回波信号的输出、大场景回波信号的回放。该发明在主体结构上仅采用单片FPGA和DDR及一数据记录仪,回波模拟过程通过流水线作业,而具有系统结构简单、可靠性高,不但可有效提高SAR小场景回波信号的模拟速度、实现小场景回波的实时模拟,而且还可用于大场景回波信号的模拟及回波信号的回放输出等特点。

    用于半速率时钟数据恢复电路的bang-bang鉴相器

    公开(公告)号:CN102801414A

    公开(公告)日:2012-11-28

    申请号:CN201210301925.0

    申请日:2012-08-23

    IPC分类号: H03L7/08

    摘要: 本发明提供一种始终产生正确配对的判决指示信号的用于半速率时钟数据恢复电路的bang-bang鉴相器,包括采样电路触发模块、判决模块、双沿触发模块以及重新同步触发模块。本发明在采样电路触发模块和判决模块之间添加了一级重新同步触发模块。该重新同步触发模块的输出配合采样电路触发模块的输出连接到后级电路的输入,从而使得每次判决比较的信号,都在同一时刻输出且有效,从根本上消除了产生错误配对的情况,避免控振荡器的控制电压产生波动。

    合成孔径雷达成像系统的矩阵转置方法及转置装置

    公开(公告)号:CN103048644A

    公开(公告)日:2013-04-17

    申请号:CN201210553860.9

    申请日:2012-12-19

    IPC分类号: G01S7/02 G01S13/90

    摘要: 该发明属于合成孔径雷达成像系统的矩阵转置方法及转置装置。其方法包括:合成孔径雷达回波矩阵数据的输入,回波数据矩阵的分割及读写地址的生成,将回波矩阵数据写入SDRAM,回波矩阵数据读入输出缓存单元及回波矩阵数据的转置输出;转置装置包括:含通讯单元,参数配置单元及写地址单元、读地址单元,输入缓存单元,SDRAM控制单元,输出缓存单元,并串转换单元在内的FPGA转置处理器,单片SDRAM,成像处理器。该发明在转置处理中可根据输入回波原始数据矩阵的大小配置子矩阵块的大小、进行最优分割;从而具有转置装置结构简单、可靠,在整个读写过程中SDRAM换行的次数最少、转置效率高,对待转置数据矩阵大小的适应性强等特点。

    合成孔径雷达成像系统的矩阵转置方法及转置装置

    公开(公告)号:CN103048644B

    公开(公告)日:2014-10-15

    申请号:CN201210553860.9

    申请日:2012-12-19

    IPC分类号: G01S7/02 G01S13/90

    摘要: 该发明属于合成孔径雷达成像系统的矩阵转置方法及转置装置。其方法包括:合成孔径雷达回波矩阵数据的输入,回波数据矩阵的分割及读写地址的生成,将回波矩阵数据写入SDRAM,回波矩阵数据读入输出缓存单元及回波矩阵数据的转置输出;转置装置包括:含通讯单元,参数配置单元及写地址单元、读地址单元,输入缓存单元,SDRAM控制单元,输出缓存单元,并串转换单元在内的FPGA转置处理器,单片SDRAM,成像处理器。该发明在转置处理中可根据输入回波原始数据矩阵的大小配置子矩阵块的大小、进行最优分割;从而具有转置装置结构简单、可靠,在整个读写过程中SDRAM换行的次数最少、转置效率高,对待转置数据矩阵大小的适应性强等特点。

    用于半速率时钟数据恢复电路的bang-bang鉴相器

    公开(公告)号:CN102801414B

    公开(公告)日:2016-03-30

    申请号:CN201210301925.0

    申请日:2012-08-23

    IPC分类号: H03L7/08

    摘要: 本发明提供一种始终产生正确配对的判决指示信号的用于半速率时钟数据恢复电路的bang-bang鉴相器,包括采样电路触发模块、判决模块、双沿触发模块以及重新同步触发模块。本发明在采样电路触发模块和判决模块之间添加了一级重新同步触发模块。该重新同步触发模块的输出配合采样电路触发模块的输出连接到后级电路的输入,从而使得每次判决比较的信号,都在同一时刻输出且有效,从根本上消除了产生错误配对的情况,避免控振荡器的控制电压产生波动。