公开(公告)号：CN101019223A

公开(公告)日：2007-08-15

申请号：CN200580029073.2

申请日：2005-08-10

申请人： 皇家飞利浦电子股份有限公司

发明人： 约辛·J·G·P·洛 ,  文森特·C·韦内齐亚 ,  尤里·波诺马廖夫

IPC分类号： H01L21/762

CPC分类号： H01L21/76243 ,  Y10S438/981

摘要： 本发明涉及一种方法，用于制造具有半导体主体(1)的半导体器件(10)，半导体主体(1)包括被电绝缘层(4)彼此分开的半导体衬底(2)和半导体区(3)，电绝缘层(4)包括第一和第二子层(4A、4B)，在投影方向观看时，这两个子层相邻，其中第一子层(4A)的厚度小于第二子层(4B)，而且在位于第一子层(4A)之上的半导体区(3)的第一子区(3A)中，形成至少一个数字半导体元件(5)，在位于第二子层(4B)之上的半导体区(3)的第二子区(3B)中，形成至少一个模拟半导体元件(6)。根据本发明，第二子层(4B)以如下方式形成，即第二子层(4B)的下边界相对于第一子层(4A)的下边界凹入半导体主体(1)。这样，容易形成所谓的FD(完全耗尽)SOI器件(10)。优选地，使用局部促进或减缓(防止)的热氧化来形成子层(4A、4B)。优选地，使用衬底转移技术来形成半导体区(3)。