半导体装置及其制造方法

    公开(公告)号:CN109637992A

    公开(公告)日:2019-04-16

    申请号:CN201811352193.1

    申请日:2015-04-15

    Applicant: 索尼公司

    Abstract: 本发明提供了一种半导体装置及其制造方法,所述半导体装置包括:第一半导体元件,具有第一电极、设置在所述第一电极上的第一金属层、设置在所述第一金属层上的第二金属层和钝化层;第二半导体元件,具有第二电极;以及微凸块,设置在所述第一半导体元件与所述第二半导体元件之间,所述钝化层覆盖所述第一金属层和所述第二金属层各自的至少一部分。

    半导体器件和半导体器件制造方法

    公开(公告)号:CN103035660A

    公开(公告)日:2013-04-10

    申请号:CN201210355337.5

    申请日:2012-09-21

    Applicant: 索尼公司

    Abstract: 本发明的实施例提供一种半导体器件和半导体器件制造方法,可减小连接电极到配线构件的电阻变化且改善配线可靠性。形成电极通过其延伸的孔,并且在包括配线的配线层上执行过蚀刻工艺。然后,通过在该孔中嵌入铜,可形成由铜制作的电极。在电极通过作为连接区域的构件已经连接到配线后,该连接区域在热处理中被合金化,以便电连接该电极到该配线。因此,能够减小电极和该配线之间的电阻变化,并且还改善配线的可靠性。本发明可应用于半导体器件和制造该半导体器件的方法。

    半导体装置及其制造方法

    公开(公告)号:CN109637992B

    公开(公告)日:2020-07-21

    申请号:CN201811352193.1

    申请日:2015-04-15

    Applicant: 索尼公司

    Abstract: 本发明提供了一种半导体装置及其制造方法,所述半导体装置包括:第一半导体元件,具有第一电极、设置在所述第一电极上的第一金属层、设置在所述第一金属层上的第二金属层和钝化层;第二半导体元件,具有第二电极;以及微凸块,设置在所述第一半导体元件与所述第二半导体元件之间,所述钝化层覆盖所述第一金属层和所述第二金属层各自的至少一部分。

    半导体器件和电子器件
    6.
    发明授权

    公开(公告)号:CN108110023B

    公开(公告)日:2019-08-09

    申请号:CN201810048763.1

    申请日:2012-09-21

    Applicant: 索尼公司

    Abstract: 本发明提供一种半导体器件和电子器件。半导体器件包括:第一半导体晶片,包括光电转换部;第二半导体晶片,包括逻辑电路和第二配线,其中,所述第二半导体晶片与所述第一半导体晶片贴合;第一导电部,在第一接触区域处连接到所述第一半导体晶片的第一配线;以及第二导电部,在第二接触区域处连接到所述第二半导体晶片的所述第二配线;其中,所述第一配线通过所述第一导电部和所述第二导电部电连接到所述第二配线,其中,所述第二接触区域包括合金,并且所述第一接触区域没有合金,其中,所述第一导电部和所述第二导电部中的至少一者的直径为1至5微米,并且其中,所述半导体器件是CMOS成像器件。

    半导体器件和电子器件
    7.
    发明公开

    公开(公告)号:CN108110023A

    公开(公告)日:2018-06-01

    申请号:CN201810048763.1

    申请日:2012-09-21

    Applicant: 索尼公司

    Abstract: 本发明提供一种半导体器件和电子器件。半导体器件包括:第一半导体晶片,包括光电转换部;第二半导体晶片,包括逻辑电路和第二配线,其中,所述第二半导体晶片与所述第一半导体晶片贴合;第一导电部,在第一接触区域处连接到所述第一半导体晶片的第一配线;以及第二导电部,在第二接触区域处连接到所述第二半导体晶片的所述第二配线;其中,所述第一配线通过所述第一导电部和所述第二导电部电连接到所述第二配线,其中,所述第二接触区域包括合金,并且所述第一接触区域没有合金,其中,所述第一导电部和所述第二导电部中的至少一者的直径为1至5微米,并且其中,所述半导体器件是CMOS成像器件。

    半导体器件和半导体器件制造方法

    公开(公告)号:CN103035660B

    公开(公告)日:2018-04-17

    申请号:CN201210355337.5

    申请日:2012-09-21

    Applicant: 索尼公司

    Abstract: 本发明的实施例提供一种半导体器件和半导体器件制造方法,可减小连接电极到配线构件的电阻变化且改善配线可靠性。形成电极通过其延伸的孔,并且在包括配线的配线层上执行过蚀刻工艺。然后,通过在该孔中嵌入铜,可形成由铜制作的电极。在电极通过作为连接区域的构件已经连接到配线后,该连接区域在热处理中被合金化,以便电连接该电极到该配线。因此,能够减小电极和该配线之间的电阻变化,并且还改善配线的可靠性。本发明可应用于半导体器件和制造该半导体器件的方法。

Patent Agency Ranking