-
公开(公告)号:CN101141572A
公开(公告)日:2008-03-12
申请号:CN200710145332.9
申请日:2007-09-07
申请人: 索尼株式会社
CPC分类号: H04N5/243 , H04N5/2357
摘要: 一种校正每个图像数据帧中的闪烁的图像数据处理装置。该装置包括:阈值生成器,其生成阈值;积分器,其基于该阈值,对每个帧中抽取的所选范围内的像素数据的值进行积分;存储单元,其存储多个帧的积分值;平均值计算器,其基于所述积分值,计算所述图像数据的平均值;增益计算器,其将所述平均值除以与目标帧相关联的积分值,从而计算出参考校正增益;比较器,其检查所述目标帧中的像素数据是否在所选范围中;校正增益输出单元,其基于比较结果输出校正增益;以及校正器,其基于所述校正增益,对所选范围内的每个像素数据片段执行校正。
-
公开(公告)号:CN101543077A
公开(公告)日:2009-09-23
申请号:CN200880000133.1
申请日:2008-01-30
申请人: 索尼株式会社
IPC分类号: H04N7/30
CPC分类号: H04N19/436 , H04N19/129 , H04N19/146 , H04N19/46 , H04N19/63 , H04N19/635 , H04N19/64
摘要: 本发明涉及一种信息处理装置和方法、程序及通信系统,由此以低延迟传输编码数据。数据控制单元137使从低频带分量按顺序供给的编码数据临时累计在存储器单元301中,并且计数累计的编码数据的代码量,在编码数据达到预定量的阶段截止编码数据的获取,读出在存储器单元301中累计的部分或所有编码数据,并供给到包化单元302作为返回编码数据。本发明可应用于例如数字三轴系统。
-
公开(公告)号:CN100596171C
公开(公告)日:2010-03-24
申请号:CN200710145332.9
申请日:2007-09-07
申请人: 索尼株式会社
CPC分类号: H04N5/243 , H04N5/2357
摘要: 一种校正每个图像数据帧中的闪烁的图像数据处理装置。该装置包括:阈值生成器,其生成阈值;积分器,其基于该阈值,对每个帧中抽取的所选范围内的像素数据的值进行积分;存储单元,其存储多个帧的积分值;平均值计算器,其基于所述积分值,计算所述图像数据的平均值;增益计算器,其将所述平均值除以与目标帧相关联的积分值,从而计算出参考校正增益;比较器,其检查所述目标帧中的像素数据是否在所选范围中;校正增益输出单元,其基于比较结果输出校正增益;以及校正器,其基于所述校正增益,对所选范围内的每个像素数据片段执行校正。
-
公开(公告)号:CN100518247C
公开(公告)日:2009-07-22
申请号:CN200610129118.X
申请日:2006-09-08
申请人: 索尼株式会社
摘要: 一种视频信号传送系统,包括:成像设备,用于拍摄要成像的对象并生成构成运动图像的连续多个画面数据,从所述多个画面数据中,选择按照预定间隔预先定位的画面数据,从而生成多路(序列)视频信号,并且发送多个系统的视频信号;以及信号处理设备,具有多个信号处理电路,将从成像设备接收的所述多路视频信号输出到多个信号处理电路,并且使所述多个信号处理电路并行地对所述信号进行处理。
-
公开(公告)号:CN101543077B
公开(公告)日:2011-01-19
申请号:CN200880000133.1
申请日:2008-01-30
申请人: 索尼株式会社
IPC分类号: H04N7/30
CPC分类号: H04N19/436 , H04N19/129 , H04N19/146 , H04N19/46 , H04N19/63 , H04N19/635 , H04N19/64
摘要: 本发明涉及一种信息处理装置和方法、程序及通信系统,由此以低延迟传输编码数据。数据控制单元137使从低频带分量按顺序供给的编码数据临时累计在存储器单元301中,并且计数累计的编码数据的代码量,在编码数据达到预定量的阶段截止编码数据的获取,读出在存储器单元301中累计的部分或所有编码数据,并供给到包化单元302作为返回编码数据。本发明可应用于例如数字三轴系统。
-
公开(公告)号:CN1929556A
公开(公告)日:2007-03-14
申请号:CN200610129118.X
申请日:2006-09-08
申请人: 索尼株式会社
摘要: 一种视频信号传送系统,包括:成像设备,用于拍摄要成像的对象并生成构成运动图像的连续多个画面数据,从所述多个画面数据中,选择按照预定间隔预先定位的画面数据,从而生成多路(序列)视频信号,并且发送多个系统的视频信号;以及信号处理设备,具有多个信号处理电路,将从成像设备接收的所述多路视频信号输出到多个信号处理电路,并且使所述多个信号处理电路并行地对所述信号进行处理。
-
-
-
-
-