-
公开(公告)号：CN103560988B
公开(公告)日：2016-08-31
申请号：CN201310598106.1
申请日：2013-11-22
申请人： 绵阳市维博电子有限责任公司 , 四川省绵阳西南自动化研究所
摘要： 本发明提供了一种数据链路实现电路，数模转换器的第一时钟输出端与时钟缓冲器输入端相连相连，该时钟缓冲器的输出端分别与4片第一高速数据复接器的时钟输入端相连，4片第一高速数据复接器的时钟输出端与4片第一时钟分频器的输入端一一对应相连，4片第一时钟分频器的输出端均与FPGA芯片的4个全局时钟引脚相连，从而形成能够同时得到4路相同频率全局时钟信号的时钟链路。该FPGA芯片的数据输出端引出的96位差分数据线等分成4组分别与4片第一高速数据复接器的数据输入端相连，则每一片第一高速数据复接器的数据输出端将引出48位差分数据线，接入数模转换器的数据输入端，从而构成该数模转换器的数据链路，实现对数据带宽为96Gbps的数据传输。
-
公开(公告)号：CN103595395A
公开(公告)日：2014-02-19
申请号：CN201310587541.4
申请日：2013-11-20
申请人： 绵阳市维博电子有限责任公司 , 四川省绵阳西南自动化研究所
IPC分类号： H03K19/0175 , H03K19/14
摘要： 本发明公开了一种应用于CPCI总线的电流环串口转换子系统及系统，该子系统包括：电压/电流转换装置，置于发送部件的一侧，用于将发送部件发送的电压信号转换为相应的电流信号；电流/电压转换装置，置于接收部件一侧，用于将电流信号转换为相应的电压信号，且将转换后的电压信号发送至接收部件；其中，电压/电流转换装置与电流/电压转换装置具有电流环串口的功能；采用本发明的子系统及系统，可以消除由于电压信号在传输时易受干扰所引起的丢帧和掉包现象，从而提高数据传输的准确性。
-
公开(公告)号：CN103595395B
公开(公告)日：2017-02-08
申请号：CN201310587541.4
申请日：2013-11-20
申请人： 绵阳市维博电子有限责任公司 , 四川省绵阳西南自动化研究所
IPC分类号： H03K19/0175 , H03K19/14
摘要： 本发明公开了一种应用于CPCI总线的电流环串口转换子系统及系统，该子系统包括：电压/电流转换装置，置于发送部件的一侧，用于将发送部件发送的电压信号转换为相应的电流信号；电流/电压转换装置，置于接收部件一侧，用于将电流信号转换为相应的电压信号，且将转换后的电压信号发送至接收部件；其中，电压/电流转换装置与电流/电压转换装置具有电流环串口的功能；采用本发明的子系统及系统，可以消除由于电压信号在传输时易受干扰所引起的丢帧和掉包现象，从而提高数据传输的准确性。
-
公开(公告)号：CN103560988A
公开(公告)日：2014-02-05
申请号：CN201310598106.1
申请日：2013-11-22
申请人： 绵阳市维博电子有限责任公司 , 四川省绵阳西南自动化研究所
摘要： 本发明提供了一种数据链路实现电路，数模转换器的第一时钟输出端与时钟缓冲器输入端相连相连，该时钟缓冲器的输出端分别与4片第一高速数据复接器的时钟输入端相连，4片第一高速数据复接器的时钟输出端与4片第一时钟分频器的输入端一一对应相连，4片第一时钟分频器的输出端均与FPGA芯片的4个全局时钟引脚相连，从而形成能够同时得到4路相同频率全局时钟信号的时钟链路。该FPGA芯片的数据输出端引出的96位差分数据线等分成4组分别与4片第一高速数据复接器的数据输入端相连，则每一片第一高速数据复接器的数据输出端将引出48位差分数据线，接入数模转换器的数据输入端，从而构成该数模转换器的数据链路，实现对数据带宽为96Gbps的数据传输。
-
公开(公告)号：CN102999350B
公开(公告)日：2016-10-05
申请号：CN201210407821.8
申请日：2012-10-24
申请人： 绵阳市维博电子有限责任公司
IPC分类号： G06F9/445
摘要： 本发明提供了一种数字信号处理平台中FPGA程序升级在线下载方法，包含硬件和软件两部分，硬件由X86架构模块、通信总线、FPGA、PROM、功能接口、电源组成，X86架构模块通过通信总线与FPGA相连接，同时FPGA通过每个FPGA本身都具有的专用电路接口连接PROM，FPGA的其他功能接口组成功能接口，整个系统由电源供给；软件主要由X86架构模块中的上位机以及FPGA中的程序，实现人机交互控制、FPGA程序的升级在线下载与校验等。本发明充分结合了软件无线电、卫星通信等领域中数字信号处理平台特点进行FPGA的程序升级更新，使得更新升级FPGA程序便捷容易，避免了拆装产品、利用专用下载线下载等过程所需的大量时间，节省了设计成本，降低了设计复杂度，减轻了设计的工作量。
-
公开(公告)号：CN105242665B
公开(公告)日：2018-12-04
申请号：CN201510790797.4
申请日：2015-11-17
申请人： 绵阳市维博电子有限责任公司
IPC分类号： G05B23/02
摘要： 本发明公开了一种JTAG接口信号处理电路，包括：信号复用电路，所述信号复用电路具体包括：调试接口、功能选择电路、信号复用开关。通过在待测试的控制器上选择JTAG仿真器的接口的用途，功能选择电路根据待测试的控制器上发送的功能选择信号输出对应的目标功能信号；然后信号复用电路根据目标功能信号确定开关的位置。通过该电路可以将USB、LAN、串口信号接口与JTAG调试信号接口用一种分时复用的方式进行连接。在具体实施中可以根据实际需求，在两种模式下进行切换，不仅节省资源还可以充分利用空间。
-
公开(公告)号：CN102999350A
公开(公告)日：2013-03-27
申请号：CN201210407821.8
申请日：2012-10-24
申请人： 绵阳市维博电子有限责任公司
IPC分类号： G06F9/445
摘要： 本发明提供了一种数字信号处理平台中FPGA程序升级在线下载方法，包含硬件和软件两部分，硬件由X86架构模块、通信总线、FPGA、PROM、功能接口、电源组成，X86架构模块通过通信总线与FPGA相连接，同时FPGA通过每个FPGA本身都具有的专用电路接口连接PROM，FPGA的其他功能接口组成功能接口，整个系统由电源供给；软件主要由X86架构模块中的上位机以及FPGA中的程序，实现人机交互控制、FPGA程序的升级在线下载与校验等。本发明充分结合了软件无线电、卫星通信等领域中数字信号处理平台特点进行FPGA的程序升级更新，使得更新升级FPGA程序便捷容易，避免了拆装产品、利用专用下载线下载等过程所需的大量时间，节省了设计成本，降低了设计复杂度，减轻了设计的工作量。
-
公开(公告)号：CN104467748A
公开(公告)日：2015-03-25
申请号：CN201410633270.6
申请日：2014-11-11
申请人： 绵阳市维博电子有限责任公司
IPC分类号： H03K3/02
摘要： 本申请提供了一种基于光电隔离的快沿脉冲发生器，包括：处理器单元，用于与上位机进行信息交流，发送原始脉冲信号，并对获取的脉冲参数信息进行处理，得到脉冲控制指令；光电隔离脉冲产生单元，用于根据脉冲控制指令对原始脉冲信号进行隔离，产生第一脉冲信号；脉冲幅度控制单元，用于根据脉冲控制指令控制输出电压的大小；上升沿控制单元，用于根据第一脉冲信号和输出电压控制快沿脉冲产生单元产生纳秒级前沿上升沿的第二脉冲信号。该快沿脉冲发生器各模块之间集成度高、价格低，因此整体体积小、生产成本低，而且，其实现了纳秒级前沿上升沿，并通过对脉冲幅度控制单元输出电压大小的调节，实现了对脉冲信号脉宽幅度的调节。
-
公开(公告)号：CN105242665A
公开(公告)日：2016-01-13
申请号：CN201510790797.4
申请日：2015-11-17
申请人： 绵阳市维博电子有限责任公司
IPC分类号： G05B23/02
CPC分类号： G05B23/0213
摘要： 本发明公开了一种JTAG接口信号处理电路，包括：信号复用电路，所述信号复用电路具体包括：调试接口、功能选择电路、信号复用开关。通过在待测试的控制器上选择JTAG仿真器的接口的用途，功能选择电路根据待测试的控制器上发送的功能选择信号输出对应的目标功能信号；然后信号复用电路根据目标功能信号确定开关的位置。通过该电路可以将USB、LAN、串口信号接口与JTAG调试信号接口用一种分时复用的方式进行连接。在具体实施中可以根据实际需求，在两种模式下进行切换，不仅节省资源还可以充分利用空间。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.053 秒)
