存储器接口电路及其控制方法

    公开(公告)号:CN107025919A

    公开(公告)日:2017-08-08

    申请号:CN201610905782.2

    申请日:2016-10-18

    IPC分类号: G11C7/10

    摘要: 本发明提供了一种存储器接口电路,包括第一可变阻抗电路,耦接在第一供给电压和端口之间;以及第二可变阻抗电路,耦接在第二供给电压和所述端口之间;其中,当所述第一供给电压改变时,所述第一可变阻抗电路的阻抗和所述第二可变阻抗电路的阻抗中的至少一个响应于所述第一供给电压的改变而被控制。相应地,本发明还提供了一种存储器接口电路的控制方法。采用本发明,可以根据第一供给电压的变化来控制驱动能力。

    延迟追踪方法以及存储器系统

    公开(公告)号:CN111052241B

    公开(公告)日:2023-11-17

    申请号:CN201980002817.3

    申请日:2019-08-14

    IPC分类号: G11C7/22

    摘要: 本发明提出一种延迟追踪方法以及存储器系统。可将该延迟追踪方法应用于支持工作时钟的低频率模式(LFM)与高频率模式(HFM)的存储器系统。该延迟追踪方法包括下列步骤:当该工作时钟处于该高频率模式时,选择低频率模式振荡器用于获取低频率模式延迟值;以及当该工作时钟处于该低频率模式时,选择高频率模式振荡器用于获取高频率模式延迟值。

    存储器设备、存储器控制器及相关存储器系统

    公开(公告)号:CN108694968B

    公开(公告)日:2021-03-26

    申请号:CN201810286379.5

    申请日:2018-04-03

    IPC分类号: G11C7/22

    摘要: 本发明提供一种存储器系统,其包括存储器控制器、第一存储器设备和第二存储器设备。存储器控制器发出第一时钟信号和第二时钟信号。第一存储器设备接收第一时钟信号和第二时钟信号。第二存储器设备接收第一时钟信号和第二时钟信号。若第一存储器设备的第一模式寄存器处于第一单端模式,且第二存储器设备的第二模式寄存器处于第二单端模式,则第一存储器设备根据第一时钟信号发送或接收数据信号,第二存储器设备根据第二时钟信号发送或接收数据信号。本发明还提供了一种存储器控制器及存储器设备。本发明的存储器设备根据其中的模式寄存器的状态,发送或接收数据信号,有效控制存储器设备的操作。

    存储器设备、存储器控制器及相关存储器系统

    公开(公告)号:CN108694968A

    公开(公告)日:2018-10-23

    申请号:CN201810286379.5

    申请日:2018-04-03

    IPC分类号: G11C7/22

    摘要: 本发明提供一种存储器系统,其包括存储器控制器、第一存储器设备和第二存储器设备。存储器控制器发出第一时钟信号和第二时钟信号。第一存储器设备接收第一时钟信号和第二时钟信号。第二存储器设备接收第一时钟信号和第二时钟信号。若第一存储器设备的第一模式寄存器处于第一单端模式,且第二存储器设备的第二模式寄存器处于第二单端模式,则第一存储器设备根据第一时钟信号发送或接收数据信号,第二存储器设备根据第二时钟信号发送或接收数据信号。本发明还提供了一种存储器控制器及存储器设备。本发明的存储器设备根据其中的模式寄存器的状态,发送或接收数据信号,有效控制存储器设备的操作。

    存储器接口电路及其控制方法、存储器系统

    公开(公告)号:CN107039066B

    公开(公告)日:2020-08-28

    申请号:CN201710059797.6

    申请日:2017-01-24

    IPC分类号: G11C11/4093

    摘要: 本发明公开了存储器接口电路及其控制方法以及存储器系统,其中,所述存储器接口电路包括:多个接收器,分别用于从存储器控制器接收一个时钟信号和多个命令信号;以及信号检测器,用于检测所述存储器接口电路是否接收到所述时钟信号并产生检测结果来使能或禁能所述多个接收器。通过采用本发明的技术方案可从存储器系统中移除传统的时钟使能信号和时钟使能插脚,最终制造成本可降低。

    延迟追踪方法以及存储器系统
    7.
    发明公开

    公开(公告)号:CN111052241A

    公开(公告)日:2020-04-21

    申请号:CN201980002817.3

    申请日:2019-08-14

    IPC分类号: G11C7/22

    摘要: 本发明提出一种延迟追踪方法以及存储器系统。可将该延迟追踪方法应用于支持工作时钟的低频率模式(LFM)与高频率模式(HFM)的存储器系统。该延迟追踪方法包括下列步骤:当该工作时钟处于该高频率模式时,选择低频率模式振荡器用于获取低频率模式延迟值;以及当该工作时钟处于该低频率模式时,选择高频率模式振荡器用于获取高频率模式延迟值。

    存储器接口电路及其控制方法、存储器系统

    公开(公告)号:CN107039066A

    公开(公告)日:2017-08-11

    申请号:CN201710059797.6

    申请日:2017-01-24

    IPC分类号: G11C11/4093

    摘要: 本发明公开了存储器接口电路及其控制方法以及存储器系统,其中,所述存储器接口电路包括:多个接收器,分别用于从存储器控制器接收一个时钟信号和多个命令信号;以及信号检测器,用于检测所述存储器接口电路是否接收到所述时钟信号并产生检测结果来使能或禁能所述多个接收器。通过采用本发明的技术方案可从存储器系统中移除传统的时钟使能信号和时钟使能插脚,最终制造成本可降低。

    延迟追踪方法以及存储器系统
    9.
    发明公开

    公开(公告)号:CN117524272A

    公开(公告)日:2024-02-06

    申请号:CN202311503687.6

    申请日:2019-08-14

    IPC分类号: G11C7/22

    摘要: 本发明提出一种延迟追踪方法以及存储器系统。可将该延迟追踪方法应用于支持工作时钟的第一模式与第二模式的存储器系统。该延迟追踪方法包括:当该工作时钟处于该第二模式时,选择第一振荡器,用于获取第一延迟值;以及将该工作时钟从该第二模式切换至该第一模式。

    用于DRAM的奇偶校验训练方法及存储器系统

    公开(公告)号:CN110876277B

    公开(公告)日:2023-09-29

    申请号:CN201980002267.5

    申请日:2019-07-03

    IPC分类号: G11C11/409 G06F13/16

    摘要: 公开了一种用于动态随机存取存储器的奇偶校验训练方法,所述方法包括在所述动态随机存取存储器的写入操作中启用链路错误检查和纠正功能;以及将写入奇偶校验引脚的奇偶校验功能重新映射为数据反转功能、数据替换功能或者逻辑功能,其中通过所述写入奇偶校验引脚传输到所述动态随机存取存储器的数据用于指示对数据引脚的数据进行反转操作、逻辑操作或者替换操作。通过利用本发明,可以更好地进行动态随机存取存储器的奇偶校验训练。