-
公开(公告)号：CN106921487A
公开(公告)日：2017-07-04
申请号：CN201710116266.6
申请日：2017-03-01
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
CPC分类号： H04L9/0631
摘要： 本发明提供的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器。本发明提供的可重构S盒电路结构，通过复用复合域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和SM4S盒运算的可重构功能。复合域乘法逆的复用可以大大减少了电路面积，同时可重构S盒中的合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。
-
公开(公告)号：CN106992852B
公开(公告)日：2023-09-15
申请号：CN201710316681.6
申请日：2017-05-08
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明提供的应用于AES与Camellia密码算法的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器。本发明通过复用复合域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和Camellia S盒运算的可重构功能。复合域乘法逆的复用可以大大减少了电路面积，同时合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。
-
公开(公告)号：CN107181586B
公开(公告)日：2023-09-15
申请号：CN201710365122.4
申请日：2017-05-22
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明提供的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、常数加单元5、常数加单元6、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为四选一选择器。本发明提供的可重构S盒电路结构，通过复用复合域乘法逆单元方式，实现AES加密S盒、AES解密S盒、SM4S盒运算和Camellia S盒运算的可重构功能，大大减少了电路面积，同时合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。
-
公开(公告)号：CN106998249B
公开(公告)日：2023-09-15
申请号：CN201710316518.X
申请日：2017-05-08
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明提供的应用于SM4密码算法和Camellia密码算法的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，选择器1和选择器2均为二选一选择器。本发明通过复用复合域乘法逆单元方式，实现SM4S盒运算和Camellia S盒运算的可重构功能，且复合域乘法逆的复用可以大大减少了电路面积，同时，合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。
-
公开(公告)号：CN109936440B
公开(公告)日：2022-06-07
申请号：CN201910074198.0
申请日：2019-01-25
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明公开了一种AES解密电路中的复用轮变换运算单元，所述复用轮变换运算单元包括：依次连接的数据输入端口、第一合成矩阵乘法运算单元、二选一选择器、常数加运算单元、复合域乘法逆运算单元、第二合成矩阵乘法运算单元和数据输出端口，所述第二合成矩阵乘法运算单元上还连接有密钥输入端口，所述二选一选择器上还连接有选择信号输入端口。该复用轮变换运算单元克服现有技术中的AES解密轮变换电路结构的电路关键路径长，电路实现面积大，造成电路实现难度大的问题。
-
公开(公告)号：CN109936440A
公开(公告)日：2019-06-25
申请号：CN201910074198.0
申请日：2019-01-25
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明公开了一种AES解密电路中的复用轮变换运算单元结构，所述复用轮变换运算单元结构包括：依次连接的数据输入端口、第一合成矩阵乘法运算单元、二选一选择器、常数加运算单元、复合域乘法逆运算单元、第二合成矩阵乘法运算单元和数据输出端口，所述第二合成矩阵乘法运算单元上还连接有密钥输入端口，所述二选一选择器上还连接有选择信号输入端口。该复用轮变换运算单元结构克服现有技术中的AES解密轮变换电路结构的电路关键路径长，电路实现面积大，造成电路实现难度大的问题。
-
公开(公告)号：CN109660333A
公开(公告)日：2019-04-19
申请号：CN201910070855.4
申请日：2019-01-25
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明公开AES解密复用轮变换运算单元结构，包括依次相连接的以下部件：第一合成矩阵乘法运算单元、第一选择器、常数加运算单元、复合域乘法逆运算单元、第二选择器、第二合成矩阵乘法运算单元和第三选择器；其中，所述第一合成矩阵乘法运算单元的输入端设置为数据输入端口，所述第二合成矩阵乘法运算单元的输入端设置为密钥输入端口；所述第一选择器、第二选择器和第三选择器还设置有选择信号输入端口；所述第三选择器的输出端设置为数据输出端口。该AES解密复用轮变换运算单元结构降低电路实现面积，在循环结构AES密码电路实现时节省大量电路资源。
-
公开(公告)号：CN107181586A
公开(公告)日：2017-09-19
申请号：CN201710365122.4
申请日：2017-05-22
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
CPC分类号： H04L9/0631 , H04L9/0618 , H04L2209/122
摘要： 本发明提供的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、常数加单元5、常数加单元6、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为四选一选择器。本发明提供的可重构S盒电路结构，通过复用复合域乘法逆单元方式，实现AES加密S盒、AES解密S盒、SM4 S盒运算和Camellia S盒运算的可重构功能，大大减少了电路面积，同时合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。
-
公开(公告)号：CN106921487B
公开(公告)日：2023-09-15
申请号：CN201710116266.6
申请日：2017-03-01
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明提供的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器。本发明提供的可重构S盒电路结构，通过复用复合域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和SM4S盒运算的可重构功能。复合域乘法逆的复用可以大大减少了电路面积，同时可重构S盒中的合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。
-
公开(公告)号：CN109936439A
公开(公告)日：2019-06-25
申请号：CN201910073439.X
申请日：2019-01-25
申请人： 芜湖职业技术学院
IPC分类号： H04L9/06
摘要： 本发明公开了一种AES解密电路中的普通轮变换运算单元结构，其特征在于，所述普通轮变换运算单元结构包括：依次连接的数据输入端口、第一合成矩阵乘法运算单元、常数加运算单元、复合域乘法逆运算单元、第二合成矩阵乘法运算单元和数据输出端口，所述第二合成矩阵乘法运算单元上还连接有密钥输入端口。该普通轮变换运算单元结构克服现有技术中的AES解密轮变换电路结构的电路关键路径长，电路实现面积大，造成电路实现难度大的问题。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.024 秒)
