-
公开(公告)号：CN116248956B
公开(公告)日：2024-02-23
申请号：CN202211712537.1
申请日：2022-12-29
申请人： 芯动微电子科技(武汉)有限公司
IPC分类号： H04N21/4402 , G06F13/28 , G06F5/06 , H04N21/433
摘要： 本发明公开了一种灵活优化带宽的多OSD视频叠加的方法及装置，所述方法包括获取基础图层在DDR的基地址、分辨率、输入数据格式、裁剪尺寸，以及第一OSD在DDR的基地址、分辨率、输入数据格式、颜色空间转换系数、合并融合后的尺寸，通过APB总线下发配置；通过AXI总线将DDR模块的数据搬运至基础图层和OSD各自对应的DMAR通道控制单元，通过图层叠加融合模块进行融合叠加；将融合后的数据写入输出缓存队列模块内，并通过DMAW模块将第一OSD与基础图层融合后的数据存入DDR模块内，本发明将各OSD逐一与基础图层进行叠加处理，各OSD使用同一个DMAR通道，避免了多个DMAR通道并行所导致带宽需求严重的问题。
-
公开(公告)号：CN115880156B
公开(公告)日：2023-07-25
申请号：CN202211724973.0
申请日：2022-12-30
申请人： 芯动微电子科技(武汉)有限公司
IPC分类号： G06T3/40
摘要： 本发明涉及视频处理技术领域，提供了一种多图层拼接显示控制方法和装置。其中所述方法包括：将显示屏划分为两块显示区域，每块显示区域使用独立的显示接口，并由对应的显示处理模块驱动，各个显示处理模块由拼接控制模块进行统一的管理，当图层数据为图像数据时，由拼接控制模块自行进行图像数据的处理；当图层数据为图层数据时，则将图层数据拆分为第一数据和第二数据，分别交由对应显示处理模块进行处理显示。本发明通过将数据处理频率要求高的图层数据进行拆分处理，从而降低单个显示处理模块所需处理的数据量，降低对显示处理模块的数据处理频率要求，从而实现高分辨率超高清视频的显示。
-
公开(公告)号：CN116033205A
公开(公告)日：2023-04-28
申请号：CN202211733243.7
申请日：2022-12-30
申请人： 芯动微电子科技(武汉)有限公司
IPC分类号： H04N21/433 , H04N21/44
摘要： 本发明公开了一种可支持高刷新率视频源实时切换的显示控制方法及系统。该方法包括：以第二方式进行显示；以第二方式进行显示进一步包括：根据分辨率信息计算行头的地址并进行标示；配置使能信号，基于使能信号配置帧缓存基地址；在检测到行头标志时，根据配置的帧缓存基地址，计算得到读地址；根据计算得到的读地址，从地址空间读取图像视频源数据。本发明一方面能兼容常规应用，即根据显示设备的帧率需求更新图像视频源数据，另一方面能解决高刷新率的图像视频源实时更新显示的需求。
-
公开(公告)号：CN115880156A
公开(公告)日：2023-03-31
申请号：CN202211724973.0
申请日：2022-12-30
申请人： 芯动微电子科技(武汉)有限公司
IPC分类号： G06T3/40
摘要： 本发明涉及视频处理技术领域，提供了一种多图层拼接显示控制方法和装置。其中所述方法包括：将显示屏划分为两块显示区域，每块显示区域使用独立的显示接口，并由对应的显示处理模块驱动，各个显示处理模块由拼接控制模块进行统一的管理，当图层数据为图像数据时，由拼接控制模块自行进行图像数据的处理；当图层数据为图层数据时，则将图层数据拆分为第一数据和第二数据，分别交由对应显示处理模块进行处理显示。本发明通过将数据处理频率要求高的图层数据进行拆分处理，从而降低单个显示处理模块所需处理的数据量，降低对显示处理模块的数据处理频率要求，从而实现高分辨率超高清视频的显示。
-
公开(公告)号：CN116033205B
公开(公告)日：2023-08-15
申请号：CN202211733243.7
申请日：2022-12-30
申请人： 芯动微电子科技(武汉)有限公司
IPC分类号： H04N21/433 , H04N21/44
摘要： 本发明公开了一种可支持高刷新率视频源实时切换的显示控制方法及系统。该方法包括：以第二方式进行显示；以第二方式进行显示进一步包括：根据分辨率信息计算行头的地址并进行标示；配置使能信号，基于使能信号配置帧缓存基地址；在检测到行头标志时，根据配置的帧缓存基地址，计算得到读地址；根据计算得到的读地址，从地址空间读取图像视频源数据。本发明一方面能兼容常规应用，即根据显示设备的帧率需求更新图像视频源数据，另一方面能解决高刷新率的图像视频源实时更新显示的需求。
-
公开(公告)号：CN116248956A
公开(公告)日：2023-06-09
申请号：CN202211712537.1
申请日：2022-12-29
申请人： 芯动微电子科技(武汉)有限公司
IPC分类号： H04N21/4402 , G06F13/28 , G06F5/06 , H04N21/433
摘要： 本发明公开了一种灵活优化带宽的多OSD视频叠加的方法及装置，所述方法包括获取基础图层在DDR的基地址、分辨率、输入数据格式、裁剪尺寸，以及第一OSD在DDR的基地址、分辨率、输入数据格式、颜色空间转换系数、合并融合后的尺寸，通过APB总线下发配置；通过AXI总线将DDR模块的数据搬运至基础图层和OSD各自对应的DMAR通道控制单元，通过图层叠加融合模块进行融合叠加；将融合后的数据写入输出缓存队列模块内，并通过DMAW模块将第一OSD与基础图层融合后的数据存入DDR模块内，本发明将各OSD逐一与基础图层进行叠加处理，各OSD使用同一个DMAR通道，避免了多个DMAR通道并行所导致带宽需求严重的问题。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.04 秒)
