-
公开(公告)号：CN108604904A
公开(公告)日：2018-09-28
申请号：CN201680080815.2
申请日：2016-06-23
申请人： 英特尔公司
发明人： 阿列克谢·达维多夫 , 德布迪普·查特吉 , 格里戈里·埃尔莫拉耶夫
CPC分类号： H03M13/2903 , H03M13/2957 , H03M13/3994 , H03M13/618 , H03M13/6356
摘要： 设计为以一种编码速率操作的turbo编码器可以通过修改每个输入数据块的大小来以较低的编码速率进行操作。在一个实现方式中，可以通过将预定的位序列(即，附加位)插入到原始数据块中来增加大小，以创建大于输入数据块的“虚拟代码块”。可以将虚拟代码块输入到turbo编码器以获得包括系统部分和奇偶校验部分的经编码的输出块。可以修改系统部分以去除预定的位序列，并且通过信道(例如，有噪声的无线电信道)发送得到的输出块。
-
公开(公告)号：CN109075806B
公开(公告)日：2023-07-18
申请号：CN201780024813.6
申请日：2017-05-12
申请人： 英特尔公司
摘要： 描述的是一种设备。该设备可以包括第一电路、第二电路和第三电路。第一电路可以是可操作以选择包括多个编码率的编码率集。第二电路可以是可操作以对于多个编码率中的每个编码率估计相应的可靠性排序，使得对于相应的多个编码率估计多个可靠性排序。第三电路可以是可操作以至少部分地基于所述多个可靠性排序来估计最终可靠性排序。发送器用于至少部分地基于最终可靠性排序根据极化编码对数据进行编码。
-
公开(公告)号：CN109075806A
公开(公告)日：2018-12-21
申请号：CN201780024813.6
申请日：2017-05-12
申请人： 英特尔公司
摘要： 描述的是一种设备。该设备可以包括第一电路、第二电路和第三电路。第一电路可以是可操作以选择包括多个编码率的编码率集。第二电路可以是可操作以对于多个编码率中的每个编码率估计相应的可靠性排序，使得对于相应的多个编码率估计多个可靠性排序。第三电路可以是可操作以至少部分地基于所述多个可靠性排序来估计最终可靠性排序。发送器用于至少部分地基于最终可靠性排序根据极化编码对数据进行编码。
-
-
搜索结果
3 条记录 (耗时 0.02 秒)
筛选
AND
AND
过滤
NOT
NOT
扫码加群
