公开(公告)号：CN101317162A

公开(公告)日：2008-12-03

申请号：CN200580052161.4

申请日：2005-12-30

申请人： 英特尔公司

发明人： 郑诚 ,  H·王

IPC分类号： G06F12/00

CPC分类号： G06F12/023 ,  G11C13/0004

摘要： 用于在可按比特改动的非易失性存储器中存储数据的方法和设备。在一些实施例中，被实现为可按比特改动的非易失性存储器的存储单元阵列，所述可按比特改动的非易失性存储器被配置为多个存储单元块；以及与所述存储单元阵列耦合的控制电路，以在存储阵列中跨越第一存储单元块和第二存储单元块之间的边界存储数据块。无需扫描多个存储单元来定位系统数据，通过从可按比特改动的非易失性存储器中的预先选择的位置检索数据，从而在电子系统的初始化期间由一个或多个处理器访问系统数据。

公开(公告)号：CN101317162B

公开(公告)日：2012-01-18

申请号：CN200580052161.4

申请日：2005-12-30

申请人： 英特尔公司

发明人： 郑诚 ,  H·王

IPC分类号： G06F12/00

CPC分类号： G06F12/023 ,  G11C13/0004

摘要： 用于在可按比特改动的非易失性存储器中存储数据的方法和设备。在一些实施例中，被实现为可按比特改动的非易失性存储器的存储单元阵列，所述可按比特改动的非易失性存储器被配置为多个存储单元块；以及与所述存储单元阵列耦合的控制电路，以在存储阵列中跨越第一存储单元块和第二存储单元块之间的边界存储数据块。无需扫描多个存储单元来定位系统数据，通过从可按比特改动的非易失性存储器中的预先选择的位置检索数据，从而在电子系统的初始化期间由一个或多个处理器访问系统数据。