-
公开(公告)号：CN109075776B
公开(公告)日：2024-03-01
申请号：CN201780028958.3
申请日：2017-04-18
申请人： 英特尔公司
摘要： 提供了一种装置，该装置包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该扫描数据路径独立于最小延迟缓冲器，其中，第一FF单元具有由至少两个反转单元形成的记忆元件，这两个反转单元经由公共节点耦合在一起；以及第二FF单元，具有与扫描数据路径多路复用的数据路径，其中，该第二FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。
-
公开(公告)号：CN107210735B
公开(公告)日：2021-10-29
申请号：CN201680008458.9
申请日：2016-01-28
申请人： 英特尔公司
发明人： A·阿加瓦尔 , S·K·须 , R·K·克里西那莫西
IPC分类号： H03K3/356 , H03K3/3562
摘要： 实施例包括用于状态保持电子器件的装置、方法和系统。在实施例中，一种电子器件可以包括状态保持触发器，所述状态保持触发器具有与公共N阱耦合的多个P型金属氧化物半导体(PMOS)器件，其中所述多个PMOS器件中的一个或多个由常通电源来供电，并且所述多个PMOS器件中的一个或多个由功率门控电源来供电。可以描述并要求保护其他实施例。
-
公开(公告)号：CN104919417B
公开(公告)日：2018-08-07
申请号：CN201380062629.2
申请日：2013-06-20
申请人： 英特尔公司
IPC分类号： G06F12/10
CPC分类号： G06F12/1027 , G06F1/3206 , G06F2212/683 , Y02D10/13
摘要： 描述了种包括识别有待被无效的个或多个硬件线程的TLB信息的方法。该方法还包括确定该个或多个硬件线程中的哪些线程处于其中TLB信息被清除的状态下。该方法还包括将TLB击落指引到该个或多个硬件线程中的处于其中TLB信息未被清除的状态下的那些线程。
-
公开(公告)号：CN107210735A
公开(公告)日：2017-09-26
申请号：CN201680008458.9
申请日：2016-01-28
申请人： 英特尔公司
发明人： A·阿加瓦尔 , S·K·须 , R·K·克里西那莫西
IPC分类号： H03K3/356 , H03K3/3562
CPC分类号： H03K3/356008 , H03K3/012 , H03K3/0372 , H03K3/35625
摘要： 实施例包括用于状态保持电子器件的装置、方法和系统。在实施例中，一种电子器件可以包括状态保持触发器，所述状态保持触发器具有与公共N阱耦合的多个P型金属氧化物半导体(PMOS)器件，其中所述多个PMOS器件中的一个或多个由常通电源来供电，并且所述多个PMOS器件中的一个或多个由功率门控电源来供电。可以描述并要求保护其他实施例。
-
公开(公告)号：CN103988145B
公开(公告)日：2017-05-17
申请号：CN201280061735.4
申请日：2012-12-13
申请人： 英特尔公司
发明人： K·V·西斯特拉 , J·谢拉 , S·H·冈瑟 , E·罗特姆 , A·纳韦 , E·威斯曼 , A·阿加瓦尔 , M·T·罗兰德 , A·万玛 , I·M·斯坦纳 , M·巴斯 , A·N·阿南塔克里什南 , J·布兰德特
CPC分类号： G06F1/3275 , G06F1/266 , G06F1/3203 , G06F1/3206 , G06F1/3234
摘要： 在一个实施例中，本发明包括具有核以及功率控制器的处理器，功率控制器用以控制处理器的功率管理特征。功率控制器可从核接收能量性能倾斜(EPB)值并基于该值访问功率性能调节表。使用来自表的信息，可更新功率管理特征的至少一个设定。描述和要求保护了其它实施例。
-
公开(公告)号：CN101095112A
公开(公告)日：2007-12-26
申请号：CN200580045750.X
申请日：2005-12-28
申请人： 英特尔公司
发明人： G·钦亚 , H·王 , X·邹 , S·考施克 , B·比比 , J·沈 , T·迪普 , A·阿加瓦尔 , B·V·帕特尔 , J·P·赫尔德 , P·塞蒂 , R·A·汉金斯 , J·L·赖德
IPC分类号： G06F9/50
CPC分类号： G06F9/45533 , G06F9/4881
摘要： 本文公开了经抽象层为包括与操作系统控制隔离的一个或多个定序器的系统提供OS不可见执行“纤程”的用户级创建、控制和同步的方法、设备和系统实施例。对于至少一个实施例，抽象层提供隔离逻辑、代理执行逻辑、过渡检测和纤程暂停逻辑及定序器算术逻辑。本文还描述和声明了其他实施例。
-
公开(公告)号：CN102147749A
公开(公告)日：2011-08-10
申请号：CN201110088581.5
申请日：2005-12-28
申请人： 英特尔公司
发明人： G·钦亚 , H·王 , X·邹 , S·考施克 , B·比比 , J·沈 , T·迪普 , A·阿加瓦尔 , B·V·帕特尔 , J·P·赫尔德 , P·塞蒂 , R·A·汉金斯 , J·L·赖德
IPC分类号： G06F9/48
CPC分类号： G06F9/45533 , G06F9/4881
摘要： 仿真OS隔离定序器上的用户级多线程处理的机制。本文公开了经抽象层为包括与操作系统控制隔离的一个或多个定序器的系统提供OS不可见执行“纤程”的用户级创建、控制和同步的方法、设备和系统实施例。对于至少一个实施例，抽象层提供隔离逻辑、代理执行逻辑、过渡检测和纤程暂停逻辑及定序器算术逻辑。本文还描述和声明了其他实施例。
-
公开(公告)号：CN109565270A
公开(公告)日：2019-04-02
申请号：CN201780048490.4
申请日：2017-07-13
申请人： 英特尔公司
发明人： A·阿加瓦尔 , S·K·徐 , R·K·克里希纳穆希
IPC分类号： H03K3/3562 , H03K3/037
CPC分类号： H03K3/012 , H03K3/35625
摘要： 提供一种设备，该设备包括：时钟反相器，该时钟反相器具有耦合到时钟节点的输入，该时钟反相器具有输出，其中该时钟反相器具有耦合到第一电源的N阱；以及多个定序逻辑，该多个定序逻辑耦合到时钟反相器的输出并且还耦合到时钟节点，其中多个定序逻辑的至少一个定序逻辑具有耦合到第二电源的N阱，其中，第二电源具有比第一电源的电压电平低的电压电平。
-
公开(公告)号：CN109075776A
公开(公告)日：2018-12-21
申请号：CN201780028958.3
申请日：2017-04-18
申请人： 英特尔公司
CPC分类号： H03K3/0372 , H03K19/0002
摘要： 提供了一种装置，该装置包括：第一触发器(FF)单元，具有与扫描数据路径多路复用的数据路径，其中，该扫描数据路径独立于最小延迟缓冲器，其中，第一FF单元具有由至少两个反转单元形成的记忆元件，这两个反转单元经由公共节点耦合在一起；以及第二FF单元，具有与扫描数据路径多路复用的数据路径，其中，该第二FF单元的扫描数据路径独立于最小延迟缓冲器，并且其中，该第二FF单元的扫描数据路径耦合至第一FF单元的公共节点。
-
公开(公告)号：CN104011617B
公开(公告)日：2018-03-30
申请号：CN201180076085.6
申请日：2011-12-30
申请人： 英特尔公司
CPC分类号： G06F9/30032 , G06F9/30036
摘要： 在此公开了用于数据操纵(尤其是用于SIMD操作(诸如置换、移位和轮转))的系统和设备以及相关方法。装置包括对子字边界上的数据进行重新定位的置换部分以及将数据重新定位小于子字宽度的距离的移位部分。子字宽度是可配置和可选择的，并且置换部分和移位部分可在不同的边界宽度上操作。在第一级中，置换部分在最近的子字边界处对数据进行重新定位，并且在第二级中，移位部分将数据重新定位到其最终希望位置。移位部分包括成对数级联关系的多级集合。附加地，多级的每一级内的每个移位器是高度连接的，允许快速和准确的数据移动。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.026 秒)