-
公开(公告)号:CN104798004A
公开(公告)日:2015-07-22
申请号:CN201380060958.3
申请日:2013-06-28
申请人: 英特尔公司
IPC分类号: G06F1/26
CPC分类号: G06F1/3206 , G06F1/324 , Y02D10/126
摘要: 在一个实施例中,处理器包括多个域,其中包括具有执行指令的至少一个核的核域,以及包括执行图形操作的至少一个图形引擎的图形域,以及控制处理器的功率消耗的功率控制器。功率控制器可包括接收域的优先级域的指示并基于功率极限、一个或多个最大域频率请求以及优先级域指示,向域动态地分配功率的逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104813252B
公开(公告)日:2018-03-30
申请号:CN201380045899.2
申请日:2013-06-25
申请人: 英特尔公司
发明人: A·N·阿南塔克里什南 , J·F·塞博特 , J·D·施瓦茨 , S·H·冈瑟 , E·C·萨姆森
CPC分类号: G06F1/3293 , G06F1/3206 , G06F1/324 , G06F1/3287 , Y02D10/122 , Y02D10/126 , Y02D10/171
摘要: 描述了一种包括多个执行核的处理器。该处理器还包括功率管理电路,用于动态确定活跃时会使得处理器工作在大致线性的功耗对频率工作区的执行核的数量,从而使得在使用所述数量的执行核的情况下,作为功耗增量的函数的性能增益相比在已确立的功率包络中的其他任何数量的活跃执行核更高。
-
公开(公告)号:CN106598184B
公开(公告)日:2020-08-25
申请号:CN201611246335.7
申请日:2013-06-27
申请人: 英特尔公司
IPC分类号: G06F1/20 , G06F1/3206 , G06F1/324
摘要: 本发明涉及在处理器中执行跨域热控制。在一个实施例中,处理器包括带有执行指令的至少一个核的第一域以及耦合到第一域并包括至少一个非核电路的第二域。这些域可以在独立频率下操作,耦合到域的功率控制单元可以包括响应于第二域中的热事件的发生而导致第一域的频率降低的热逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN106598184A
公开(公告)日:2017-04-26
申请号:CN201611246335.7
申请日:2013-06-27
申请人: 英特尔公司
CPC分类号: G06F1/32 , G06F1/206 , G06F1/3206 , G06F1/324 , Y02D10/126
摘要: 本发明涉及在处理器中执行跨域热控制。在一个实施例中,处理器包括带有执行指令的至少一个核的第一域以及耦合到第一域并包括至少一个非核电路的第二域。这些域可以在独立频率下操作,耦合到域的功率控制单元可以包括响应于第二域中的热事件的发生而导致第一域的频率降低的热逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104508593A
公开(公告)日:2015-04-08
申请号:CN201380040144.3
申请日:2013-06-27
申请人: 英特尔公司
IPC分类号: G06F1/26
CPC分类号: G06F1/32 , G06F1/206 , G06F1/3206 , G06F1/324 , Y02D10/126
摘要: 在一个实施例中,处理器包括带有执行指令的至少一个核的第一域以及耦合到第一域并包括至少一个非核电路的第二域。这些域可以在独立频率下操作,耦合到域的功率控制单元可以包括响应于第二域中的热事件的发生而导致第一域的频率降低的热逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104798004B
公开(公告)日:2018-01-19
申请号:CN201380060958.3
申请日:2013-06-28
申请人: 英特尔公司
IPC分类号: G06F1/26
CPC分类号: G06F1/3206 , G06F1/324 , Y02D10/126
摘要: 在一个实施例中,处理器包括多个域,其中包括具有执行指令的至少一个核的核域,以及包括执行图形操作的至少一个图形引擎的图形域,以及控制处理器的功率消耗的功率控制器。功率控制器可包括接收域的优先级域的指示并基于功率极限、一个或多个最大域频率请求以及优先级域指示,向域动态地分配功率的逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104508593B
公开(公告)日:2017-11-24
申请号:CN201380040144.3
申请日:2013-06-27
申请人: 英特尔公司
IPC分类号: G06F1/26
CPC分类号: G06F1/32 , G06F1/206 , G06F1/3206 , G06F1/324 , Y02D10/126
摘要: 在一个实施例中,处理器包括带有执行指令的至少一个核的第一域以及耦合到第一域并包括至少一个非核电路的第二域。这些域可以在独立频率下操作,耦合到域的功率控制单元可以包括响应于第二域中的热事件的发生而导致第一域的频率降低的热逻辑。描述并要求保护其他实施例。
-
公开(公告)号:CN104813252A
公开(公告)日:2015-07-29
申请号:CN201380045899.2
申请日:2013-06-25
申请人: 英特尔公司
发明人: A·N·阿南塔克里什南 , J·F·塞博特 , J·D·施瓦茨 , S·H·冈瑟 , E·C·萨姆森
CPC分类号: G06F1/3293 , G06F1/3206 , G06F1/324 , G06F1/3287 , Y02D10/122 , Y02D10/126 , Y02D10/171
摘要: 描述了一种包括多个执行核的处理器。该处理器还包括功率管理电路,用于动态确定活跃时会使得处理器工作在大致线性的功耗对频率工作区的执行核的数量,从而使得在使用所述数量的执行核的情况下,作为功耗增量的函数的性能增益相比在已确立的功率包络中的其他任何数量的活跃执行核更高。
-
-
-
-
-
-
-