-
公开(公告)号：CN117692400A
公开(公告)日：2024-03-12
申请号：CN202311710561.6
申请日：2023-12-13
申请人： 西安云维智联科技有限公司
摘要： 本发明公开了一种基于FPGA的TSN端系统双通道冗余复制消除方法及装置：步骤1：发送端的FPGA接收到主机下发的报文后对报文进行解析获得报文信息并产生唯一的流ID，基于流ID产生当前报文所属序列号；然后将流ID、序列号和冗余消息标志作为冗余消息加在报文头与载荷之间；步骤2：接收端识别报文中的冗余信息并按照冗余消除算法判断当前报文属于需要正常接收报文还是需要冗余消除报文，如果属于需要冗余消除报文则删除当前报文，如果属于正常接收报文，则从当前报文中剥离冗余信息，将报文还原回发送端初始状态并上报给主机。本发明能够有效解决现有的双通道数据双冗余传输中存在的主机处理队列消息的压力大的技术问题。
-
公开(公告)号：CN116700916A
公开(公告)日：2023-09-05
申请号：CN202211679956.X
申请日：2022-12-26
申请人： 西安云维智联科技有限公司
IPC分类号： G06F9/48
摘要： 本发明公开了一种基于FPGA的队列消息动态链式控制方法，具体包括如下步骤：步骤1：建立消息帧缓存区、本地消息头尾表、本地消息链表、空闲指针池和状态信息寄存器；消息帧缓存区用于存储消息帧；本地消息头尾表用来存储实时的消息ID缓存的头指针和尾指针；本地消息链表用来存储头指针与尾指针中间的指针；空闲指针池为1个FIFO；状态信息寄存器表示主机正在访问的消息ID对应的消息缓存区的状态；步骤2：消息缓存写入管理；步骤3：消息缓存读取管理。本发明中，软件不需要再做队列消息的管理，极大的减小了主机软件处理的压力，且满足了动态性和实时性。
-
公开(公告)号：CN112636860B
公开(公告)日：2023-06-02
申请号：CN202011537556.6
申请日：2020-12-23
申请人： 西安云维智联科技有限公司
IPC分类号： H04J3/06
摘要： 本发明公开了一种基于比例积分算法的IEEE1588协议时间校准方法：步骤1，计算得到时间偏差值；将系统时间戳寄存器system_time减去该值；步骤2，计算当前时间偏差值tb，并将其存入当前时间偏差值表中，计算积分值；步骤3，计算频率补偿值；步骤4，设置寄存器addend存储频率补偿值；步骤5，硬件晶振产生时间计数时，将步骤1得到的更新后的系统时间戳寄存器system_time的值，加上硬件晶振的计数周期时长，再加上步骤4中寄存器addend中的值，得到当前的系统时间戳寄存器system_time的值，即完成系统时间的校准；步骤6，系统接收新的IEEE1588协议，重复执行2‑6步。
-
公开(公告)号：CN112631809B
公开(公告)日：2022-10-14
申请号：CN202011605359.3
申请日：2020-12-30
申请人： 西安云维智联科技有限公司
IPC分类号： G06F9/54
摘要： 本发明公开了一种基于FPGA的周期消息接收缓存方法，具体包括如下步骤：步骤1，建立缓存、本地COMID配置表；步骤2：消息帧类别判断及过滤；步骤3：PD帧写入操作；步骤4：将其他软件需要的帧放置在其他软件需要的帧缓存中。步骤5：帧读取操作；步骤6：PD帧读取缓存操作。本发明将不同COMID的帧进行分类放到特定缓存，软件只需根据缓存地址取需要的数据，不需要再对数据分类，同时，接收到数据帧之后将周期数据进行覆盖处理，减小了软件需要处理的数据量，极大的减小了软件处理的压力。另外，帧读取时重点考虑PD帧保证系统的实时性，从而提高了系统运行的可靠性。
-
公开(公告)号：CN109547875B
公开(公告)日：2022-01-11
申请号：CN201811569487.X
申请日：2018-12-21
申请人： 西安云维智联科技有限公司
IPC分类号： H04Q11/00
摘要： 本发明公开了一种FC交换网络任意端口接入设计方法，将光纤接口卡FIC与其所从属的CPU及上层应用抽象为一个逻辑设备，系统集成者全局统一规划逻辑设备及其设备ID，以及逻辑设备之间的逻辑消息ID；系统集成者统一规划逻辑设备角色，其中一个逻辑设备为网络控制器NC，其他逻辑设备为远程终端RT；由NC逻辑设备的FC驱动建立并维护全局映射关系表，通过所述全局映射关系表的建立与维护，根据局映射关系表实现不同逻辑设备上层应用之间的通信。本发明方法使得系统支持设备可任意接入交换机的某个端口而不影响上层应用正常通信，极大地降低了系统的管理、使用和维护复杂度。
-
公开(公告)号：CN112636860A
公开(公告)日：2021-04-09
申请号：CN202011537556.6
申请日：2020-12-23
申请人： 西安云维智联科技有限公司
IPC分类号： H04J3/06
摘要： 本发明公开了一种基于比例积分算法的IEEE1588协议时间校准方法：步骤1，计算得到时间偏差值；将系统时间戳寄存器system_time减去该值；步骤2，计算当前时间偏差值tb，并将其存入当前时间偏差值表中，计算积分值；步骤3，计算频率补偿值；步骤4，设置寄存器addend存储频率补偿值；步骤5，硬件晶振产生时间计数时，将步骤1得到的更新后的系统时间戳寄存器system_time的值，加上硬件晶振的计数周期时长，再加上步骤4中寄存器addend中的值，得到当前的系统时间戳寄存器system_time的值，即完成系统时间的校准；步骤6，系统接收新的IEEE1588协议，重复执行2‑6步。
-
公开(公告)号：CN111211863A
公开(公告)日：2020-05-29
申请号：CN201911324321.6
申请日：2019-12-20
申请人： 西安云维智联科技有限公司
摘要： 本发明公开了一种MAC发射端、MAC接收端及电路、FPGA芯片及数据传输系统，MAC发射端按照以下步骤执行：对上层下发的用户帧进行缓存，根据用户帧帧头信息将缓存的用户帧封帧形成首帧、多个中间帧、以及尾帧的逻辑帧，封帧时对首帧和尾帧进行标记；依次将逻辑帧分别写入发射端缓存通道中；将发射端缓存通道中的逻辑帧读出并发射。MAC接收端按照以下步骤执行：接收逻辑帧；将接收的逻辑帧写入接收端缓存通道中，接收端缓存通道配置与发射端缓存通道配置相对应；对接收端缓存通道中的逻辑帧进行识别确定首帧，将首帧帧头作为用户帧帧头，将首帧帧载荷、中间帧帧载荷和尾帧帧载荷作为用户帧帧载荷组帧，还原用户帧。本发明的整个数据传输系统可进行100M速率传输、误码率低。
-
公开(公告)号：CN111200473A
公开(公告)日：2020-05-26
申请号：CN201911316522.1
申请日：2019-12-19
申请人： 西安云维智联科技有限公司
IPC分类号： H04J3/06
摘要： 本发明公开了一种基于FPGA的分布式系统时钟同步控制器，包括数据帧接收模块、余度接收控制模块、业务帧处理模块、保序处理模块、集群检测模块、选优模块、状态机模块、调度器模块、时钟修正模块以及数据帧发送模块；本发明提供的同步控制器采用FPGA硬件即可实现时钟同步，相比于以往采样软件模拟的同步方式，同步精度更高，并且提高了数据处理速度，降低了网络延迟。
-
公开(公告)号：CN111147479A
公开(公告)日：2020-05-12
申请号：CN201911353888.6
申请日：2019-12-25
申请人： 西安云维智联科技有限公司
摘要： 本发明公开了一种基于TRDP协议的数据加密传输初始化、发送、接收装置及系统，在不更改标准TRDP协议的基础上，实现增强网络安全性，与原有系统兼容。从数据帧的时间、来源、内容和顺序四个元素来实现安全协议；本发明提供的装置及系统支持增强安全协议，能够应对数据篡改、消息回放、身份冒充等恶意攻击；通过隐式身份认证对来源进行确认；通过CRC检验校验保证内容正确性；通过在数据帧格式中增加发送端时标，接收端通过比较时标保证发送时间正确性。
-
公开(公告)号：CN110995559A
公开(公告)日：2020-04-10
申请号：CN201911258040.5
申请日：2019-12-10
申请人： 西安云维智联科技有限公司
摘要： 本发明公开了一种有线载波网络构建方法。本发明的构建方法是通过发送端固定周期发送训练帧，接收端根据异步周期步进/动态调整当前接收增益并实时接收，直到接收到正确数据帧并记录当前的源ID、通道编号和增益值。该方法解决了当前载波通信链路因链路增益损耗不能自动建立物理链接的问题，本发明在不改变原有通信物理信道环境，不影响1553B总线通信功能和性能的基础上，以载波通信方式构建全新的通信链路为目标，实现了基本通信能力，为提高系统易用性和通用性，不依赖任何外部仪器、设备，仅借助标准高速1553载波通信模块单元快速构建载波网络。
-
-
-
-
-
-
-
-
-
搜索结果
47 条记录 (耗时 0.053 秒)
