公开(公告)号：CN103699351A

公开(公告)日：2014-04-02

申请号：CN201310654278.6

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  魏晓彤

IPC分类号： G06F5/01

摘要： 本发明公开了一种去头去尾移位电路，适用于大数平方运算。该发明电路结构包括：2m位左移寄存器、m位Johnson左移计数器、m位与门网络。其中，2m位寄存器的2m-1位和Johnson左移计数器的m位输出连接到m位与门网络，输出结果送入2m位的寄存器中，最终输出2m位的Q。本发明可以逐步对2m位数据进行去头去尾，进行左移，剩余位补0，直至最终输出结果为0，从而减少平方运算的运行时间。

公开(公告)号：CN103699357B

公开(公告)日：2016-11-23

申请号：CN201310655820.X

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  马璐钖 ,  魏晓彤

IPC分类号： G06F7/575

摘要： 本发明公开了一种用于模乘和模平方的快速模约简算法电路，该电路结构包括乘法或平方的部分积产生电路，2个m+1位的二输入与门阵列，m+1个两级CSA加法单元，m+2个FA全加器单元，以及m+3个扫描触发器。本发明针对m位大素数P可以采取从高位到低位约简的方法，可以在乘法和平方运算的同时对其结果进行约简，从而避免了对乘法和平方结果单独进行约简的过程，减少了模乘和模平方的时间；同时，省去了专门的模约简电路模块，降低了电路面积。

公开(公告)号：CN103699351B

公开(公告)日：2016-06-29

申请号：CN201310654278.6

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  魏晓彤

IPC分类号： G06F5/01

摘要： 本发明公开了一种去头去尾移位电路，适用于大数平方运算。该发明电路结构包括：2m位左移寄存器、m位Johnson左移计数器、m位与门网络。其中，2m位寄存器的2m-1位和Johnson左移计数器的m位输出连接到m位与门网络，输出结果送入2m位的寄存器中，最终输出2m位的Q。本发明可以逐步对2m位数据进行去头去尾，进行左移，剩余位补0，直至最终输出结果为0，从而减少平方运算的运行时间。

公开(公告)号：CN103699353A

公开(公告)日：2014-04-02

申请号：CN201310653688.9

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  马璐钖 ,  魏晓彤

IPC分类号： G06F7/50

摘要： 本发明公开了一种一位全减器电路，适用于减法运算和除法运算。电路结构包括9个或非门。其中输入包括被减数A、减数B、来自低位的借位Cin，输出包括差位S和向高位的借位Cout；输入到差位输出及借位输出均经过6级或非门，且电路结构对称，便于布局布线。本发明可以直接用于计算减法运算，最高位借位输出直接表示符号位，从而避免将减数取反加一后使用加法电路完成减法的间接运算过程。

公开(公告)号：CN103699358B

公开(公告)日：2016-11-23

申请号：CN201310653889.9

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  魏晓彤 ,  马璐钖

IPC分类号： G06F7/72

摘要： 本发明公开了一种适用于大数的快速模平方运算电路，该电路结构包括：掐头去尾移位补值电路，两个二输入与门阵列，一级进位保存加法器（CSA）结构，一级全加器（FA）单元，以及一系列扫描寄存器。本发明将平方运算按多项式乘法展开，原先的m个部分积求和压缩成m/2个部分积求和，且从高位向低位累加，因此平方运算时间减少为原来的一半。

公开(公告)号：CN103699353B

公开(公告)日：2016-06-08

申请号：CN201310653688.9

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  马璐钖 ,  魏晓彤

IPC分类号： G06F7/50

摘要： 本发明公开了一种一位全减器电路，适用于减法运算和除法运算。电路结构包括9个或非门。其中输入包括被减数A、减数B、来自低位的借位Cin，输出包括差位S和向高位的借位Cout；输入到差位输出及借位输出均经过6级或非门，且电路结构对称，便于布局布线。本发明可以直接用于计算减法运算，最高位借位输出直接表示符号位，从而避免将减数取反加一后使用加法电路完成减法的间接运算过程。

公开(公告)号：CN103699358A

公开(公告)日：2014-04-02

申请号：CN201310653889.9

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  魏晓彤 ,  马璐钖

IPC分类号： G06F7/72

摘要： 本发明公开了一种适用于大数的快速模平方运算电路，该电路结构包括：掐头去尾移位补值电路，两个二输入与门阵列，一级进位保存加法器（CSA）结构，一级全加器（FA）单元，以及一系列扫描寄存器。本发明将平方运算按多项式乘法展开，原先的m个部分积求和压缩成m/2个部分积求和，且从高位向低位累加，因此平方运算时间减少为原来的一半。

公开(公告)号：CN103699357A

公开(公告)日：2014-04-02

申请号：CN201310655820.X

申请日：2013-12-05

申请人： 西安交通大学

发明人： 雷绍充 ,  马璐钖 ,  魏晓彤

IPC分类号： G06F7/575

摘要： 本发明公开了一种用于模乘和模平方的快速模约简算法电路，该电路结构包括乘法或平方的部分积产生电路，2个m+1位的二输入与门阵列，m+1个两级CSA加法单元，m+2个FA全加器单元，以及m+3个扫描触发器。本发明针对m位大素数P可以采取从高位到低位约简的方法，可以在乘法和平方运算的同时对其结果进行约简，从而避免了对乘法和平方结果单独进行约简的过程，减少了模乘和模平方的时间；同时，省去了专门的模约简电路模块，降低了电路面积。