公开(公告)号：CN103399304B

公开(公告)日：2016-04-13

申请号：CN201310331240.5

申请日：2013-07-22

申请人： 西安电子科技大学

发明人： 王俊 ,  周伟伟 ,  朱昀 ,  刘杰 ,  董晓男 ,  杨杰

IPC分类号： G01S7/36

摘要： 本发明公开了一种外辐射源雷达自适应杂波抑制的FPGA实现设备和方法，信道化后的四路待处理数据经FPGA芯片自适应杂波抑制模块内部的FIFO存储器输入FIR滤波模块，辅助天线信道化后的两路数据经FIFO存储器还通过步长计算模块计算步长，并和FIR滤波模块的两路输出同时输入权值更新模块，更新后的权值输入FIR滤波模块，杂波抑制结果的I/Q通道同步并行输出。自适应杂波抑制由五个速率相同相位不同的全局时钟控制，本发明能较好的实现对外辐射源雷达自适应杂波抑制。解决了传统杂波抑制设备量大，很难达到实时性要求的问题，本发明处理效率高、计算速度快、设备复杂度低，用于实现外辐射源雷达的自适应杂波抑制。

公开(公告)号：CN103399304A

公开(公告)日：2013-11-20

申请号：CN201310331240.5

申请日：2013-07-22

申请人： 西安电子科技大学

发明人： 王俊 ,  周伟伟 ,  朱昀 ,  刘杰 ,  董晓男 ,  杨杰

IPC分类号： G01S7/36

摘要： 本发明公开了一种外辐射源雷达自适应杂波抑制的FPGA实现设备和方法，信道化后的四路待处理数据经FPGA芯片自适应杂波抑制模块内部的FIFO存储器输入FIR滤波模块，辅助天线信道化后的两路数据经FIFO存储器还通过步长计算模块计算步长，并和FIR滤波模块的两路输出同时输入权值更新模块，更新后的权值输入FIR滤波模块，杂波抑制结果的I/Q通道同步并行输出。自适应杂波抑制由五个速率相同相位不同的全局时钟控制，本发明能较好的实现对外辐射源雷达自适应杂波抑制。解决了传统杂波抑制设备量大，很难达到实时性要求的问题，本发明处理效率高、计算速度快、设备复杂度低，用于实现外辐射源雷达的自适应杂波抑制。