公开(公告)号：CN116152307A

公开(公告)日：2023-05-23

申请号：CN202310347479.5

申请日：2023-04-04

申请人： 西安电子科技大学

发明人： 郭亮 ,  张弛 ,  李亚超 ,  荆丹 ,  许晴 ,  郭交 ,  陈帅霖 ,  王根 ,  苗昊春 ,  黎海青 ,  邢孟道

IPC分类号： G06T7/30 ,  G06T1/20 ,  G06T1/60 ,  G06F16/174 ,  G06F17/14

摘要： 本发明涉及一种基于FPGA的SAR图像配准预处理装置，利用FPGA对输入的SAR图像数据进行卷积运算和小波变换运算的并行处理，得到SAR图像增强结果和SAR图像压缩结果，基于FPGA的SAR图像配准预处理装置，包括：数据缓存器、地址计数器、图像卷积运算模块、小波变换运算模块、延时寄存器组和数据传输状态机。本发明的基于FPGA的SAR图像配准预处理装置，基于FPGA实现SAR成像的景象匹配预处理，通过FPGA实现对小波变换运算（图像压缩）和卷积运算（图像增强）的简单、快速、实时、流水及并行的运算方式，降低FPGA资源利用率，从而降低该装置成本，减少SAR成像实时图像预处理时间。

公开(公告)号：CN116152307B

公开(公告)日：2023-07-21

申请号：CN202310347479.5

申请日：2023-04-04

申请人： 西安电子科技大学

发明人： 郭亮 ,  张弛 ,  李亚超 ,  荆丹 ,  许晴 ,  郭交 ,  陈帅霖 ,  王根 ,  苗昊春 ,  黎海青 ,  邢孟道

IPC分类号： G06T7/30 ,  G06T1/20 ,  G06T1/60 ,  G06F16/174 ,  G06F17/14

摘要： 本发明涉及一种基于FPGA的SAR图像配准预处理装置，利用FPGA对输入的SAR图像数据进行卷积运算和小波变换运算的并行处理，得到SAR图像增强结果和SAR图像压缩结果，基于FPGA的SAR图像配准预处理装置，包括：数据缓存器、地址计数器、图像卷积运算模块、小波变换运算模块、延时寄存器组和数据传输状态机。本发明的基于FPGA的SAR图像配准预处理装置，基于FPGA实现SAR成像的景象匹配预处理，通过FPGA实现对小波变换运算（图像压缩）和卷积运算（图像增强）的简单、快速、实时、流水及并行的运算方式，降低FPGA资源利用率，从而降低该装置成本，减少SAR成像实时图像预处理时间。