-
公开(公告)号：CN112328396A
公开(公告)日：2021-02-05
申请号：CN202011237763.X
申请日：2020-11-09
申请人： 西安电子科技大学
摘要： 本发明提出了一种基于任务等级的动态自适应SOPC容错方法，用于解决现有技术中存在的用户可用度和资源利用率较低的技术问题，实现步骤为：构建动态自适应可编程片上系统；内部配置访问端口ICAP向FPGA加载任务的全局比特流；FPGA进行区域划分；静态区域获取粒子翻转信号数量；PS端评估任务等级；PS端向ICAP发送配置信息；ICAP向动态可重构区域加载部分比特流；可重构模块执行任务；PS端判断可重构模块是否发生故障；ICAP向故障可重构模块加载部分比特流。本发明将任务执行时间、任务执行截止时间以及故障修复时间作为任务等级划分依据，具有较高的用户可用度以及资源利用率。
-
公开(公告)号：CN112328396B
公开(公告)日：2022-10-21
申请号：CN202011237763.X
申请日：2020-11-09
申请人： 西安电子科技大学
摘要： 本发明提出了一种基于任务等级的动态自适应SOPC容错方法，用于解决现有技术中存在的用户可用度和资源利用率较低的技术问题，实现步骤为：构建动态自适应可编程片上系统；内部配置访问端口ICAP向FPGA加载任务的全局比特流；FPGA进行区域划分；静态区域获取粒子翻转信号数量；PS端评估任务等级；PS端向ICAP发送配置信息；ICAP向动态可重构区域加载部分比特流；可重构模块执行任务；PS端判断可重构模块是否发生故障；ICAP向故障可重构模块加载部分比特流。本发明将任务执行时间、任务执行截止时间以及故障修复时间作为任务等级划分依据，具有较高的用户可用度以及资源利用率。
-
公开(公告)号：CN106874236A
公开(公告)日：2017-06-20
申请号：CN201710127474.6
申请日：2017-03-06
申请人： 西安电子科技大学
IPC分类号： G06F13/42
摘要： 本发明属于通讯技术领域，公开了一种UART协议同帧频异步接收转发系统，外部发送的异步串行数据通过UART接口后产生数据位和接收准备标志，并送入接收控制模块产生RAM1和RAM2读写控制信号、时钟信号等并通过选择控制信号对数据进行选择存储最终输出。本发明可以实现异步传输系统中接收帧速率与发送帧速率相同情况下的转发通信，并且通过乒乓式操作实现对存储器的控制，解决了接收系统的数据帧速率与异步串行数据帧速率一致时所造成的在数据帧周期内无法有效的接收与存储数据，通过本系统可以实现UART协议同帧频异步接收转发数据的100％有效接收。
-
公开(公告)号：CN106874236B
公开(公告)日：2020-04-21
申请号：CN201710127474.6
申请日：2017-03-06
申请人： 西安电子科技大学
IPC分类号： G06F13/42
摘要： 本发明属于通讯技术领域，公开了一种UART协议同帧频异步接收转发系统，外部发送的异步串行数据通过UART接口后产生数据位和接收准备标志，并送入接收控制模块产生RAM1和RAM2读写控制信号、时钟信号等并通过选择控制信号对数据进行选择存储最终输出。本发明可以实现异步传输系统中接收帧速率与发送帧速率相同情况下的转发通信，并且通过乒乓式操作实现对存储器的控制，解决了接收系统的数据帧速率与异步串行数据帧速率一致时所造成的在数据帧周期内无法有效的接收与存储数据，通过本系统可以实现UART协议同帧频异步接收转发数据的100％有效接收。
-
-
-
搜索结果
4 条记录 (耗时 0.03 秒)
