公开(公告)号：CN110323283A

公开(公告)日：2019-10-11

申请号：CN201910458067.2

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  汤晓燕 ,  袁昊 ,  吴勇 ,  何艳静 ,  韩超 ,  梁家铖

IPC: H01L29/872 ,  H01L21/329

Abstract: 本发明涉及一种浮结型肖特基势垒二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结层4，位于所述外延层2上层的两侧；绝缘型多晶硅层5，位于所述浮结层4上层；沟槽6，位于所述绝缘型多晶硅层5上层；肖特基接触阴极7，位于所述衬底层1下层；肖特基接触阳极8，覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本发明提出的二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需要二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。

公开(公告)号：CN110323283B

公开(公告)日：2024-11-05

申请号：CN201910458067.2

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  汤晓燕 ,  袁昊 ,  吴勇 ,  何艳静 ,  韩超 ,  梁家铖

IPC: H01L29/872 ,  H01L21/329

Abstract: 本发明涉及一种浮结型肖特基势垒二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结层4，位于所述外延层2上层的两侧；绝缘型多晶硅层5，位于所述浮结层4上层；沟槽6，位于所述绝缘型多晶硅层5上层；肖特基接触阴极7，位于所述衬底层1下层；肖特基接触阳极8，覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本发明提出的二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需要二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。

公开(公告)号：CN210723043U

公开(公告)日：2020-06-09

申请号：CN201920806491.7

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  汤晓燕 ,  袁昊 ,  吴勇 ,  何艳静 ,  韩超 ,  梁家铖

IPC: H01L29/872 ,  H01L21/329

Abstract: 本实用新型涉及一种浮结型肖特基势垒二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结层4，位于所述外延层2上层的两侧；绝缘型多晶硅层5，位于所述浮结层4上层；沟槽6，位于所述绝缘型多晶硅层5上层；肖特基接触阴极7，位于所述衬底层1下层；肖特基接触阳极8，覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本实用新型提出的二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需要二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。