专利检索 ap:("西安电子科技大学重庆集成电路创新研究院") AND inv:"李甫" 第 1 页

1.

发明公开
一种基于FPGA的卷积神经网络加速器及其优化方法审中-实审

公开(公告)号：CN114186679A

公开(公告)日：2022-03-15

申请号：CN202111543413.0

申请日：2021-12-16

申请人： 西安电子科技大学重庆集成电路创新研究院

发明人： 李甫 , 李旭超 , 付博勋

IPC分类号： G06N3/063 , G06N3/04 , G06N3/08 , G06N5/04

摘要： 本申请涉及神经网络计算技术领域，具体提供了一种基于FPGA的卷积神经网络加速器及其优化方法。一种基于FPGA的卷积神经网络加速器，该加速器包括程序指令存储单元、程序指令译码单元、数据控制单元、数据缓冲单元、参数缓冲单元、片外存储单元、并行处理单元、图像缓存单元、图像拼接单元、片外存储单元。一种基于FPGA的卷积神经网络加速器的优化方法，包括如下步骤：步骤一，获取不同操作类型的前向推理指令CNn前向推理所使用的时钟周期数；步骤二，构建卷积神经网络前向推理一次所使用的时钟周期数；步骤三，构建硬件资源约束表达式；步骤四，构建并求解有约束的优化函数F'；步骤五，根据优化函数F'的最优解设置3×3卷积单元、1×1卷积单元、池化单元的数量。