公开(公告)号：CN103500150A

公开(公告)日：2014-01-08

申请号：CN201310438833.1

申请日：2013-09-24

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  国家电网公司

发明人： 李延龙 ,  蒋大海 ,  李宝香 ,  张宝华 ,  吴述超 ,  魏民权 ,  侯林杰

IPC分类号： G06F13/36

摘要： 本发明涉及多处理器并行处理应用的总线架构，总线为并行设置的N段子母线，每段子母线上连接有至少一个CPU插件，N为大于等于2的自然数将并行总线进行分段，提供多条并行总线（即提供更多的可用资源），单一公共总线竞争，转化为分段内的总线竞争；由于分段内的CPU数量减少，分段内总线的负荷情况得到改善；且分段间相互独立、互不影响，从而在总体上，相比较于传统单一并行总线结构，分段型多总线使总线资源的竞争瓶颈显著弱化；分段型多总线结构为一个机箱内直流输电应用功能的配置优化提供了更合理的选择。

公开(公告)号：CN103488605A

公开(公告)日：2014-01-01

申请号：CN201310438349.9

申请日：2013-09-24

申请人： 许继集团有限公司 ,  许继电气股份有限公司 ,  国家电网公司

发明人： 李延龙 ,  蒋大海 ,  李宝香 ,  张宝华 ,  吴述超 ,  魏民权 ,  侯林杰

IPC分类号： G06F15/17

摘要： 本发明涉及多处理器并行通讯的总线架构，包括与CPU插件通讯的通讯总线，通讯总线包括M条串行通道，每个CPU插件设有至少M个通讯接口，每个CPU插件的各通讯接口与各串行通道一一对应连接；采用全交换串行总线，该总线实质是多收发节点串行总线结构，用于多处理器之间数据交换，这样既解决了任意槽位处理器之间相互通讯的问题，同时也提高了处理器之间的通讯效率，满足实时性要求较高的多任务、多CPU并行处理应用；技术上具有较好的延续性和向前兼容性，可以节约后续的研发投资，仅需局部更改CPU和背板，其它各种类型的IO插件无需改动，这样可以使投资效益最大化。