封装上和封装外组合存储器系统
    1.
    发明公开

    公开(公告)号:CN115240726A

    公开(公告)日:2022-10-25

    申请号:CN202210393072.1

    申请日:2022-04-14

    申请人: 辉达公司

    摘要: 本公开涉及使用了自定义基础层的封装上和封装外组合存储器系统,在该基础层中制造有对于封装外存储器的一个或更多个专用接口。封装上处理器和封装上存储器还直接耦合到自定义基础层。自定义基础层包括在处理器和存储器(封装上和封装外两者)之间的存储器管理逻辑,以引导请求。与单独的封装外存储器或封装上存储器相比,这些存储器被公开为具有更大带宽和容量的组合存储器空间。存储器管理逻辑服务请求在保持服务质量(QoS)的同时满足每个分配的带宽要求。分配可以包括封装上和/或封装外存储器的任意组合。存储器管理逻辑还管理封装上存储器和封装外存储器之间的数据迁移。

    降低PAM-4 I/O接口上的耦合噪声和功率噪声

    公开(公告)号:CN110321312B

    公开(公告)日:2023-11-24

    申请号:CN201910242543.7

    申请日:2019-03-28

    申请人: 辉达公司

    IPC分类号: G06F13/42

    摘要: 本文公开了降低PAM‑4 I/O接口上的耦合噪声和功率噪声的技术,具体公开了操作串行数据总线的方法,将一系列数据位划分为一个或更多个位的序列,并将序列编码为N级符号,然后在多个离散电压电平上传输。这些方法可以用来在串行数据线上通信,以提高带宽,并减少串扰和其他噪声源。

    用于使用稀疏矩阵的分层表示来加速矩阵乘法计算的技术

    公开(公告)号:CN115374396A

    公开(公告)日:2022-11-22

    申请号:CN202210515300.8

    申请日:2022-05-11

    申请人: 辉达公司

    IPC分类号: G06F17/16

    摘要: 公开了用于使用稀疏矩阵的分层表示来加速矩阵乘法计算的技术。一个实施例阐述了一种用于基于第一矩阵和第二矩阵来执行一个或更多个矩阵乘法运算的技术。该技术包括从第一遍历引擎接收与第一矩阵相关联的数据,第一遍历引擎经由第一树结构访问包括在第一矩阵中的非零元素。该技术还包括对与第一矩阵相关联的数据和与第二矩阵相关联的数据执行一个或更多个计算以产生多个部分结果。该技术还包括将多个部分结果组合成一个或更多个中间结果并且将一个或更多个中间结果存储在第一缓冲存储器中。

    用于串行数据总线的方法及发送器

    公开(公告)号:CN110321315B

    公开(公告)日:2023-11-03

    申请号:CN201910250416.1

    申请日:2019-03-29

    申请人: 辉达公司

    IPC分类号: G06F13/42

    摘要: 本文公开了关于脉冲幅度调制的数据总线反转以及减少PAM‑4 I/O上的耦合噪声和功率噪声的技术。在多数据通道串行数据总线的每个突发间隔中利用条件符号替换来减少PAM通信系统中的噪声和/或能量消耗的机制。

    用于降低PAM-4数据总线上的耦合噪声和功率噪声的放宽的433编码

    公开(公告)号:CN110321314A

    公开(公告)日:2019-10-11

    申请号:CN201910245069.3

    申请日:2019-03-28

    申请人: 辉达公司

    IPC分类号: G06F13/42

    摘要: 本文公开了用于降低PAM-4数据总线上的耦合噪声和功率噪声的放宽的433编码的技术。操作串行数据总线的方法,将一系列数据位划分为一个或更多个位的序列,并将序列编码为N级符号,然后在多个离散电压电平下传输。这些方法可以用来在串行数据线上通信,以提高带宽,并减少串扰和其他噪声源。

    降低PAM-4 I/O接口上的耦合噪声和功率噪声

    公开(公告)号:CN110321312A

    公开(公告)日:2019-10-11

    申请号:CN201910242543.7

    申请日:2019-03-28

    申请人: 辉达公司

    IPC分类号: G06F13/42

    摘要: 本文公开了降低PAM-4 I/O接口上的耦合噪声和功率噪声的技术,具体公开了操作串行数据总线的方法,将一系列数据位划分为一个或更多个位的序列,并将序列编码为N级符号,然后在多个离散电压电平上传输。这些方法可以用来在串行数据线上通信,以提高带宽,并减少串扰和其他噪声源。

    采用降低的能量传输模式的存储器接口

    公开(公告)号:CN115687194A

    公开(公告)日:2023-02-03

    申请号:CN202210835813.7

    申请日:2022-07-15

    申请人: 辉达公司

    IPC分类号: G06F13/16

    摘要: 本发明公开了采用降低的能量传输模式的存储器接口。PAM编码技术利用数据传输之间的通道中未使用的空闲时段来应用更长但更高能效的代码。为了提高节能,可以选择性地使用多个稀疏编码方案来适应业务中不同大小的间隙。当使用3符号的序列传输4位的数据时,这些方法可以利用例如存储器读取和写入业务来降低能量。