-
公开(公告)号：CN109561040B
公开(公告)日：2021-07-06
申请号：CN201810736128.2
申请日：2018-07-06
Applicant: JVC 建伍株式会社
Inventor： 土田诚幸
Abstract: 本发明提供一种防止同步定时的检测精度的降低的同时抑制处理量的增加的同步装置、同步方法。相关处理部(32)针对每个样本导出多个参考信号中的每一个与接收信号之间的相关值，多个参考信号是提取各个模式的同步信号中的固定间隔的符号而得的。控制部(34)将由相关处理部(32)导出的针对每个模式且每个样本的每个相关值与阈值进行比较，当至少一个相关值大于阈值时，在改变在各参考信号中提取的符号之后，将新获取的接收信号包括在内，使相关处理部(32)执行相同的处理。当同步信号的所有的符号被提取为参考信号并且至少一个相关值大于阈值时，第一选择部(36)选择多个模式中的一个模式。
Search Results
1
records
(took 0.015 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
