-
公开(公告)号：CN115576872B
公开(公告)日：2023-03-24
申请号：CN202211442535.5
申请日：2022-11-18
申请人： 北京红山微电子技术有限公司
IPC分类号： G06F12/0877 , G06T1/20 , G06T1/60
摘要： 本申请涉及计算机技术领域，提供一种多级缓存的访问检测方法及装置。所述方法包括：根据各级缓存的优先级排序，将任一线程的访问请求从高到低依次发送至各级缓存，每次发送均记录接收访问请求的当前缓存对访问请求的缓存数据命中结果；根据各级缓存的缓存数据命中结果，获取访问请求对应的命中结果统计数据；根据线程的各访问请求的命中结果统计数据，确定线程在各级缓存对应的缓存数据命中率，以根据缓存数据命中率确定线程在各级缓存的访问效率。本申请实施例提供的多级缓存的访问检测方法，能够准确地检测任一线程对各级缓存的访问效率。
-
公开(公告)号：CN115454881B
公开(公告)日：2023-03-03
申请号：CN202211401840.X
申请日：2022-11-10
申请人： 北京红山微电子技术有限公司
摘要： 本发明提供了一种RISC‑V架构的调试系统及调试方法，涉及系统芯片的技术领域，本发明提供的RISC‑V架构的调试系统及调试方法，在调试系统中包括依次连接的调试主机、硬件调试器和RISC‑V芯片组，调试主机与硬件调试器通过USB方式通信连接，硬件调试器与RISC‑V芯片组通过串行线调试协议通信连接，且，RISC‑V芯片组包含至少一个RISC‑V芯片；在调试过程中，可以支持RISC‑V芯片组中多芯片、多核或多线程的调试模式，以提高时效性，并且，由于应用了串行线调试协议，可以节约调试接口的硬件资源，同时因为串行线调试协议的奇偶校验可以提高芯片调试功能的数据传输的可靠性。
-
公开(公告)号：CN115576872A
公开(公告)日：2023-01-06
申请号：CN202211442535.5
申请日：2022-11-18
申请人： 北京红山微电子技术有限公司
IPC分类号： G06F12/0877 , G06T1/20 , G06T1/60
摘要： 本申请涉及计算机技术领域，提供一种多级缓存的访问检测方法及装置。所述方法包括：根据各级缓存的优先级排序，将任一线程的访问请求从高到低依次发送至各级缓存，每次发送均记录接收访问请求的当前缓存对访问请求的缓存数据命中结果；根据各级缓存的缓存数据命中结果，获取访问请求对应的命中结果统计数据；根据线程的各访问请求的命中结果统计数据，确定线程在各级缓存对应的缓存数据命中率，以根据缓存数据命中率确定线程在各级缓存的访问效率。本申请实施例提供的多级缓存的访问检测方法，能够准确地检测任一线程对各级缓存的访问效率。
-
公开(公告)号：CN115408061A
公开(公告)日：2022-11-29
申请号：CN202211359341.9
申请日：2022-11-02
申请人： 北京红山微电子技术有限公司
摘要： 本申请提供一种复数矩阵运算的硬件加速方法、装置、芯片及存储介质，属于芯片处理技术领域。该方法包括：读取计算数据并通过缓存单元以复数矩阵的格式存储计算数据；确定各组运算复数矩阵中乘数复数矩阵的元素，以及被乘数复数矩阵的元素，每个元素含实部和虚部；将各组运算复数矩阵中的乘数实部数据、乘数虚部数据、被乘数实部数据以及被乘数虚部数据输入至运算复数矩阵对应的双点乘计算模块进行点乘计算，得到点乘结果；将各双点乘计算模块输出的点乘结果输入至累加计算模块进行累加计算得到目标输出结果。本申请可以显著提高复数矩阵运算的效率，提高计算性能，降低访存带宽，降低计算功耗。
-
公开(公告)号：CN115665041A
公开(公告)日：2023-01-31
申请号：CN202211442519.6
申请日：2022-11-18
申请人： 北京红山微电子技术有限公司
摘要： 本发明涉及片上网络领域，公开了片上网络结构、数据传输方法、电子设备及存储介质，该网络结构包括：第一mesh网络和第二mesh网络；第一mesh网络包括多个路由装置，多个所述路由装置之间通过链路连接，各个路由装置通过链路与各自的资源节点连接；所述资源节点包括计算单元和缓存单元；所述计算单元内包括多个功能单元，所述多个功能单元通过多个路由装置互相连接，形成所述第二mesh网络。使得片上网络整体的性能得到优化，成本降低。
-
公开(公告)号：CN115408061B
公开(公告)日：2023-01-31
申请号：CN202211359341.9
申请日：2022-11-02
申请人： 北京红山微电子技术有限公司
摘要： 本申请提供一种复数矩阵运算的硬件加速方法、装置、芯片及存储介质，属于芯片处理技术领域。该方法包括：读取计算数据并通过缓存单元以复数矩阵的格式存储计算数据；确定各组运算复数矩阵中乘数复数矩阵的元素，以及被乘数复数矩阵的元素，每个元素含实部和虚部；将各组运算复数矩阵中的乘数实部数据、乘数虚部数据、被乘数实部数据以及被乘数虚部数据输入至运算复数矩阵对应的双点乘计算模块进行点乘计算，得到点乘结果；将各双点乘计算模块输出的点乘结果输入至累加计算模块进行累加计算得到目标输出结果。本申请可以显著提高复数矩阵运算的效率，提高计算性能，降低访存带宽，降低计算功耗。
-
公开(公告)号：CN115454881A
公开(公告)日：2022-12-09
申请号：CN202211401840.X
申请日：2022-11-10
申请人： 北京红山微电子技术有限公司
摘要： 本发明提供了一种RISC‑V架构的调试系统及调试方法，涉及系统芯片的技术领域，本发明提供的RISC‑V架构的调试系统及调试方法，在调试系统中包括依次连接的调试主机、硬件调试器和RISC‑V芯片组，调试主机与硬件调试器通过USB方式通信连接，硬件调试器与RISC‑V芯片组通过串行线调试协议通信连接，且，RISC‑V芯片组包含至少一个RISC‑V芯片；在调试过程中，可以支持RISC‑V芯片组中多芯片、多核或多线程的调试模式，以提高时效性，并且，由于应用了串行线调试协议，可以节约调试接口的硬件资源，同时因为串行线调试协议的奇偶校验可以提高芯片调试功能的数据传输的可靠性。
-
公开(公告)号：CN116089356B
公开(公告)日：2023-06-27
申请号：CN202310376476.4
申请日：2023-04-11
申请人： 北京红山微电子技术有限公司
发明人： 张倩
IPC分类号： G06F15/78
摘要： 本发明涉及近存计算领域，公开了一种近存计算装置、近存计算方法、集成电路及存储介质，该装置包括：控制单元、内存单元、近存计算单元、缓存单元和原计算单元；控制单元分别与内存单元、缓存单元和近存计算单元连接；近存计算单元通过总线分别与控制单元和缓存单元连接，还通过接口和内存单元连接；近存计算单元用于接收到来自控制单元或内存单元的程序指令后，确定并执行程序指令中的第一计算任务；原计算单元用于对缓存单元中的数据执行程序指令中的第二计算任务。通过设置近存计算单元，将原计算单元的任务分配到近存计算单元中，减少了缓存单元的数据搬移量，降低了功耗比，提高了整体计算效率。
-
公开(公告)号：CN115328821A
公开(公告)日：2022-11-11
申请号：CN202211269652.6
申请日：2022-10-18
申请人： 北京红山微电子技术有限公司
IPC分类号： G06F12/0811 , G06F12/0884
摘要： 本发明提供了一种基于GPU的可重构Cache系统、访存系统及访存方法，涉及缓存技术领域，该可重构Cache系统包括Cache缓存模块、空间配置模块和地址解析模块，可以根据需求对Cache存储空间和局部存储空间进行合理化配置，将Cache缓存模块中的数据分为Cache数据和局部数据两类，减少了对Cache发起访存请求的次数，提高了数据的命中率，大大减轻了缓存争用的压力。
-
公开(公告)号：CN116089356A
公开(公告)日：2023-05-09
申请号：CN202310376476.4
申请日：2023-04-11
申请人： 北京红山微电子技术有限公司
发明人： 张倩
IPC分类号： G06F15/78
摘要： 本发明涉及近存计算领域，公开了一种近存计算装置、近存计算方法、集成电路及存储介质，该装置包括：控制单元、内存单元、近存计算单元、缓存单元和原计算单元；控制单元分别与内存单元、缓存单元和近存计算单元连接；近存计算单元通过总线分别与控制单元和缓存单元连接，还通过接口和内存单元连接；近存计算单元用于接收到来自控制单元或内存单元的程序指令后，确定并执行程序指令中的第一计算任务；原计算单元用于对缓存单元中的数据执行程序指令中的第二计算任务。通过设置近存计算单元，将原计算单元的任务分配到近存计算单元中，减少了缓存单元的数据搬移量，降低了功耗比，提高了整体计算效率。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.032 秒)
