-
公开(公告)号：CN104854572A
公开(公告)日：2015-08-19
申请号：CN201380064073.0
申请日：2013-11-04
申请人： 高通股份有限公司
CPC分类号： G06F12/0607 , G06F13/1647
摘要： 提供了用于对存储子系统进行动态地分配的系统和方法。示例性的实施例包括一种用于对便携式计算设备中的存储子系统进行动态地分配的方法。该方法涉及对存储子系统的第一部分进行完全交织，其中，存储子系统具有含有不对称存储容量的存储组件。根据交织带宽比率来对存储子系统的第二剩余部分进行部分交织。将存储子系统的第一部分分配给一个或多个高性能存储客户端。将第二剩余部分分配给一个或多个相对较低性能存储客户端。
-
公开(公告)号：CN103069402A
公开(公告)日：2013-04-24
申请号：CN201180039039.9
申请日：2011-08-31
申请人： 高通股份有限公司
发明人： 王风 , 顾时群 , 金郑海 , 马修·迈克尔·诺瓦克
IPC分类号： G06F13/16
CPC分类号： G06F13/1647 , G06F12/0607 , G06F13/1642 , G06F13/1657 , G06F2213/0064
摘要： 多DRAM系统中的负载平衡包括使存储器数据跨两个或两个以上存储器通道交错。通过存储器控制器控制对所述存储器通道的存取。总线主控装置经由互连系统耦合到所述存储器控制器，且存储器请求从所述总线主控装置传输到所述存储器控制器。如果在存储器通道中检测到拥塞，那么产生拥塞信号，且将其传输到所述总线主控装置。基于所述拥塞信号，存储器请求被相应地撤消或被重新路由到较不拥塞的存储器通道。
-
公开(公告)号：CN101930413A
公开(公告)日：2010-12-29
申请号：CN201010211777.4
申请日：2010-06-22
申请人： 奥林巴斯映像株式会社
IPC分类号： G06F13/16
CPC分类号： G06F13/1647
摘要： 本发明公开了一种数据传输控制装置和数据传输控制方法。在具有相互以固定速率同时输出预定量的数据的多个模块的系统结构中，通过避免产生由相同存储体存取引起的惩罚，可合适发挥存储体交错存取功能，提高数据传输效率。在相互以固定速率同时输出预定量的数据的模块(1、2)中，以模块(1)的传输地址作为基准错开设定模块(2)的传输地址，使得由另一个模块(2)请求数据传输的存储体相对于由一个模块(1)请求数据传输的存储体处于分开的位置。
-
公开(公告)号：CN1286030C
公开(公告)日：2006-11-22
申请号：CN02802468.0
申请日：2002-05-21
申请人： 皇家菲利浦电子有限公司
IPC分类号： G06F13/18
CPC分类号： G06F13/18 , G06F13/1647
摘要： 一种管理多个数据处理电路(4、7)访问包括有几个存储体(A-D)的公共存储器(1)的方法，所述存储器与用于处理一般数据的一个或几个电路(7)相连接，并且所述存储器与用于处理优先权数据的电路(4)相连接，上述方法包括如下步骤：产生用于处理一般数据的电路或其中之一对所述存储器的存储体的访问请求；开始实现上述所请求的访问；接着产生用于处理优先权数据的电路对所述存储器的另一个存储体的访问请求；在实现一般数据处理电路或其中之一所请求的访问期间，预备(PRE、ACT)该存储器的所述其它存储器；所述的预备工作一完成，中断在实现过程中的所述访问。
-
公开(公告)号：CN1145101C
公开(公告)日：2004-04-07
申请号：CN00800078.6
申请日：2000-01-20
申请人： 松下电器产业株式会社
CPC分类号： G06F13/1647
摘要： 本发明提供一种存取控制装置和存取方法，其中对每一次存取都存放来自CPU(16)的与存取有关的信息的多个存取口(1、2、3)，管理多个存取口(1、2、3)的使用状况，并把使用状况通知CPU(16)的存储区管理部分(5)。CPU(16)，根据存储区管理部分(5)提供的使用状况，把与存取有关的信息，写入到多个存取口(1、2、3)之内未使用的存取口内。借助于此，本发明可以不对错误的地址进行存取、可以抑制CPU处理负担、并且不需要复杂的固件的记述。
-
公开(公告)号：CN1293778A
公开(公告)日：2001-05-02
申请号：CN00800078.6
申请日：2000-01-20
申请人： 松下电器产业株式会社
CPC分类号： G06F13/1647
摘要： 一种存取控制装置,具备:对每一次存取都存放来自CPU(16)的与存取有关的信息的多个存取口(1、2、3),管理多个存取口(1、2、3)的使用状况,并把使用状况通知CPU(16)的存储区管理部分(5)。CPU(16),根据存储区管理部分(5)提供的使用状况,把与存取有关的信息,写入到多个存取口(1、2、3)之内未使用的存取口内。借助于此,可以提供具有不对错误的地址进行存取、可以抑制CPU处理负担、不需要复杂的固件的记述的存取控制装置。
-
公开(公告)号：CN104838368B
公开(公告)日：2017-04-26
申请号：CN201380064007.3
申请日：2013-10-31
申请人： 高通股份有限公司
CPC分类号： G06F12/0607 , G06F13/1647 , G06F13/1694
摘要： 提供了用于对具有相异存储器类型的计算设备的性能进行管理的系统和方法。示例性的实施例包括一种用于对相异存储设备进行交织的方法。所述方法涉及确定交织带宽比率，所述交织带宽比率包括用于两个或多个相异存储设备的带宽的比率。根据交织带宽比率来对相异存储设备进行交织。根据交织带宽比率向相异存储设备分发来自从一个或多个处理单元的存储地址请求。
-
公开(公告)号：CN103918032B
公开(公告)日：2016-11-16
申请号：CN201280053051.X
申请日：2012-10-31
申请人： 华为技术有限公司
IPC分类号： G11C5/06
CPC分类号： G06F13/1647 , G06F13/1684
摘要： 一种装置，包括多个内存器件。每个内存器件包含多个内存库、一个内存控制器(和内存器件耦合在一起，用来控制并从多个内存器件中筛选出一个来用以内存操作)、多条地址/命令总线(和多个内存器件以及内存控制器耦合在一起，包括至少一条地址/命令总线，在多个内存器件中的至少几个之间共享)、多条数据总线(和多个内存器件以及内存控制器耦合在一起，包括至少一条数据总线，在多个内存器件中的至少几个之间共享)。其中，在使用时分复用(TDM)技术时，内存控制器使用内存交错和库仲裁机制来访问多个内存器件和内存库。
-
公开(公告)号：CN106066833A
公开(公告)日：2016-11-02
申请号：CN201610255321.5
申请日：2016-04-22
申请人： 联发科技股份有限公司
CPC分类号： G06F3/0611 , G06F3/064 , G06F3/0688 , G06F13/1647 , G06F12/0607
摘要： 本发明提供一种存取多端口存储器模块的方法及相关的存储器控制器。存储器控制器耦接于多端口存储器模块，其中多端口存储器模块包含了多个存储库，且存储器控制器用来产生多个校验码，并分别将多个校验码写入至多个存储库中，其中每一个校验码是根据一部分存储库中的比特位所产生的。本发明的存取多端口存储器模块的方法及相关的存储器控制器可以降低存储库冲突的发生机率，减少存取次数。
-
公开(公告)号：CN103069402B
公开(公告)日：2016-03-30
申请号：CN201180039039.9
申请日：2011-08-31
申请人： 高通股份有限公司
发明人： 王风 , 顾时群 , 金郑海 , 马修·迈克尔·诺瓦克
IPC分类号： G06F13/16
CPC分类号： G06F13/1647 , G06F12/0607 , G06F13/1642 , G06F13/1657 , G06F2213/0064
摘要： 多DRAM系统中的负载平衡包括使存储器数据跨两个或两个以上存储器通道交错。通过存储器控制器控制对所述存储器通道的存取。总线主控装置经由互连系统耦合到所述存储器控制器，且存储器请求从所述总线主控装置传输到所述存储器控制器。如果在存储器通道中检测到拥塞，那么产生拥塞信号，且将其传输到所述总线主控装置。基于所述拥塞信号，存储器请求被相应地撤消或被重新路由到较不拥塞的存储器通道。
-
-
-
-
-
-
-
-
-
搜索结果
62 条记录 (耗时 0.014 秒)
