-
公开(公告)号：CN108628680A
公开(公告)日：2018-10-09
申请号：CN201810241704.6
申请日：2018-03-22
申请人： 三星电子株式会社
IPC分类号： G06F9/50
CPC分类号： G06F12/0862 , G06F9/383 , G06F2212/6026 , H04N21/4384 , H04N21/44012 , H04N21/482
摘要： 一种电子装置及其操作方法。电子装置包括存储一个或多个指令的存储器和运行存储在存储器中的一个或多个指令的处理器。处理器运行指令以获得要被预取的一个或多个内容、以获得电子装置中可用的一个或多个资源、以确定一个或多个资源的优先级、以及基于获得的优先级分配获得的一个或多个资源，来形成在其中处理所获得的一个或多个内容的管线。
-
公开(公告)号：CN103443777B
公开(公告)日：2016-08-17
申请号：CN201280015340.0
申请日：2012-03-05
申请人： 高通股份有限公司
发明人： 博胡斯拉夫·雷赫利克 , 托马斯·安德鲁·萨托里乌斯 , 迈克尔·威廉·莫罗 , 雷蒙德·P·帕尔马
IPC分类号： G06F12/1027
CPC分类号： G06F12/1027 , G06F2212/6026 , G06F2212/6028 , G06F2212/654
摘要： 本发明揭示用于存储器管理单元MMU的系统和方法，其经配置以用预期将在未来使用的地址翻译(202?204)条目自动地预填充翻译旁视缓冲器TLB(206、208)，进而减少TLB未中率且改善性能。所述TLB可以翻译条目预填充，其中对应于所述预填充的地址可基于预测来选择。预测可从外部装置(214)导出，或基于跨度值，其中所述跨度值可为预定常数或基于存取模式(216)而动态更改。预填充所述TLB可有效地移除在从关键路径确定针对TLB未中的地址翻译时涉及的等待时间。
-
公开(公告)号：CN105378684A
公开(公告)日：2016-03-02
申请号：CN201480040220.5
申请日：2014-06-17
申请人： 苹果公司
IPC分类号： G06F12/0862
CPC分类号： G06F12/0862 , G06F2212/6026 , Y02D10/13
摘要： 在一个实施例中，处理器可实现基于访问映射-图案匹配(AMPM)的预取器，其中针对一些高速缓存块，该图案可包括通配符。通配符可匹配针对对应高速缓存块的任何访问(例如，没有访问、按需访问、预取、成功预取等)。此外，具有不规则步幅的图案和/或不规则访问图案可被包括在匹配图案中并且可被检测以用于预取生成。在一个实施例中，AMPM预取器可实现用于大流预取的链接访问映射。如果检测到流，则AMPM预取器可针对该流来分配映射条目对并且可重新使用该映射条目对以用于该流内的后续访问映射区域。在一些实施例中，品质因子可与每个访问映射相关联并且可控制预取生成的速率。
-
公开(公告)号：CN103218309B
公开(公告)日：2016-01-27
申请号：CN201210520348.4
申请日：2012-12-06
申请人： 辉达公司
发明人： 王若凡 , 杰克·希莱尔·肖凯特
IPC分类号： G06F12/0862 , G06F9/38
CPC分类号： G06F12/0862 , G06F9/3802 , G06F9/3875 , G06F2212/6026
摘要： 本发明的一个实施例阐释了在多级高速缓存中预取指令的改进方式。获取单元基于伪随机数生成器和与当前指令L1高速缓存线相对应的扇区的函数，来启动预取操作以转移多个高速缓存线的集合中的一个。获取单元根据某一概率函数从多个高速缓存线的集合中选择预取目标。如果当前指令L1高速缓存370位于相应L1.5高速缓存线的第一扇区内，那么所选择的预取目标位于下一个L1.5高速缓存线内的扇区。结果是，改善了指令L1高速缓存命中率并且指令获取延迟减小，甚至在处理器以高速率消耗指令L1高速缓存中的指令的情况下。
-
公开(公告)号：CN105207953A
公开(公告)日：2015-12-30
申请号：CN201510644528.7
申请日：2015-09-30
申请人： 华为技术有限公司
IPC分类号： H04L12/861 , H04L12/879
CPC分类号： H04L47/21 , G06F12/0862 , G06F2212/1021 , G06F2212/6026 , H04L43/50 , H04L49/9042 , H04L67/2842 , H04L49/9005 , H04L49/901
摘要： 本发明实施例公开了一种用户流量的生成方法及装置，该方法包括接收用户流量生成指令，根据该用户流量生成指令以及现场可编程门阵列FPGA的第一片内静态随机存取存储器SRAM中预先存储的索引信息，对动态随机存取存储器DRAM中存储的且该索引信息所指示的用户报文执行预读取操作与缓存操作，并根据该缓存操作缓存的用户报文生成用户流量，其中，第一片内SRAM用于存储需要用到的所有用户报文的索引信息，DRAM用于存储所有用户报文。实施本发明实施例能够实现海量用户报文的存储以及线速生成用户流量。
-
公开(公告)号：CN102521158B
公开(公告)日：2014-09-24
申请号：CN201110415405.8
申请日：2011-12-13
申请人： 北京北大众志微系统科技有限责任公司
IPC分类号： G06F12/08
CPC分类号： G06F12/0862 , G06F2212/6026 , Y02D10/13
摘要： 本发明提供了一种实现数据预取的方法及装置，其中预取器装置包括：访存模式识别单元将全局失效地址流划分为局部失效地址流，按时间顺序将局部失效地址流中最近发生的两个缓存失效的地址信息记录为历史访存信息，并根据该记录捕获跨距访存模式并生成相应的预取地址。本发明通过改善差值相关预取器的存储利用效率，并通过减少对预取器性能提升没有贡献的冗余预取，使得预取器在相同存储开销的情况下能够获得更好的性能优化效果，同时可有效降低预取器访问片上缓存的带宽需求和功耗开销。
-
公开(公告)号：CN103324585A
公开(公告)日：2013-09-25
申请号：CN201310088699.7
申请日：2013-03-20
申请人： 苹果公司
IPC分类号： G06F12/08
CPC分类号： G06F12/0862 , G06F8/4442 , G06F9/30047 , G06F12/0897 , G06F2212/1016 , G06F2212/6024 , G06F2212/6026 , G06F2212/6028
摘要： 本发明涉及分级缓存的处理器中的协作预取处理。涉及用于协调多个缓存等级的预取单元的处理器和方法。在这里使用单个的统一训练装置来训练处理器核心产生的流。预取请求从核心发送到低等级缓存，并且与每一个预取请求一起发送的还有一个数据包。所述数据包标识预取请求的流ID，并且包含特定流ID的相关训练信息。低等级缓存则基于接收到的训练信息来产生预取请求。
-
公开(公告)号：CN102870100A
公开(公告)日：2013-01-09
申请号：CN201280000722.6
申请日：2012-06-30
申请人： 华为技术有限公司
IPC分类号： G06F12/08
CPC分类号： G06F12/0246 , G06F11/1441 , G06F12/0804 , G06F12/0862 , G06F12/0866 , G06F12/0875 , G06F12/122 , G06F12/123 , G06F2212/1016 , G06F2212/1036 , G06F2212/1041 , G06F2212/225 , G06F2212/313 , G06F2212/6026
摘要： 本发明实施例公开了一种数据缓存装置、数据存储系统及方法，其中的所述数据缓存装置通过数据接口与数据处理设备相连，所述数据缓存装置包括：控制器，与所述控制器相连的内存；所述内存用于缓存与本数据缓存装置相连的硬盘中的热点数据，所述控制器用于根据所述数据处理设备的数据读写请求向所述内存读写数据。采用本发明，不仅可以有效地提升数据的读写性能，还可以避免系统资源的浪费。
-
公开(公告)号：CN101751246A
公开(公告)日：2010-06-23
申请号：CN200910208364.8
申请日：2009-11-12
申请人： 国际商业机器公司
CPC分类号： G06F12/0862 , G06F2212/6026 , G06F2212/6028
摘要： 本发明涉及一种预取数据的系统和方法。提供了一种与预取高速缓存通信以提高系统性能的预取控制器。在某些实施例中，所述预取控制器可包括指令查找表ILT，其配置为接收包含第一指令ID和第一未命中数据地址的第一元组。所述预取控制器还可包括元组历史队列THQ，其配置为接收指令/步长元组，通过从第一未命中数据地址减去最后数据存取地址生成所述指令/步长元组。所述预取控制器还可包括序列预测表SPT，其与所述元组历史队列和所述指令查找表通信。所述预取控制器还可包括加法器，其与所述指令查找表和所述序列预测表通信并被配置为生成预测的预取地址和将所述预测的预取地址提供给预取高速缓存。许多其他实施例也在本发明的范围之内。
-
公开(公告)号：CN1890637B
公开(公告)日：2010-06-09
申请号：CN200480036850.1
申请日：2004-12-03
申请人： 英特尔公司
发明人： S·萨布拉蒙尼 , M·塞拉诺 , R·赫德森 , A·-R·爱德尔-塔巴泰拜
CPC分类号： G06F12/0253 , G06F12/0862 , G06F2212/6026
摘要： 揭示了动态插入预取指令的方法与装置。在一示例方法中，从处理器系统中的性能监控单元标识一个或多个与高速缓存缺失相关联的样本。基于与这一个或多个样本相关联的样本信息，产生延误信息。为动态插入一个或多个预取指令，基于该延误信息标识预取点。
-
-
-
-
-
-
-
-
-
搜索结果
76 条记录 (耗时 0.017 秒)
