PLL电路、解调电路、IC卡和IC卡处理装置

    公开(公告)号:CN100542156C

    公开(公告)日:2009-09-16

    申请号:CN200580000130.4

    申请日:2005-02-14

    发明人: 有泽繁 张诚

    IPC分类号: H04L27/22 H03L7/08 H03L7/087

    摘要: 本发明是从经希望的传送系统传送的输入信号来再现经输入信号传送的数据串的解调电路,通过异或(EX-OR)电路(254Q)(254I)来相位比较通过振荡器(252)和可变型分频器(253)生成的第一振荡输出信号和相对第一振荡输出信号相位相差90度[π/2]的第二振荡输出信号,并根据该相位比较结果的正负来通过控制方向判断电路(257)判断控制方向,并通过积分电路(258)来对输入信号的一个周期的该控制方向判断结果进行积分,对于该积分结果,根据相位比较结果在相位差为[±π/2]的情况下,通过校正电路(259)进行作为预定的控制量的校正处理,并通过一个周期一次输出的已经校正处理的控制信号来控制可变型分频器(253)的工作。

    锁相环电路,相移方法,及集成电路芯片

    公开(公告)号:CN101188419A

    公开(公告)日:2008-05-28

    申请号:CN200710305134.4

    申请日:2007-11-02

    发明人: 北真登

    CPC分类号: H03D3/241 H03D3/007

    摘要: 一种PLL电路,包括:时钟信号生成单元,用于产生第一时钟信号和相位与第一时钟信号相差∏/2的第二时钟信号;计算单元,用于基于第一和第二参数、第一时钟信号、第二时钟信号、以及PSK调制信号,计算第一相位比较结果和第二相位比较结果,第一相位比较结果表示对把其中第一时钟信号经受相移的信号和PSK调制信号的相位进行比较的结果,第二相位比较结果表示对把其中第二时钟信号经受相移的信号和PSK调制信号的相位进行比较的结果;控制方向设置单元,用于假想地控制控制角度;参数控制单元;以及读取控制装置,用于控制从PSK调制信号中读取数据的定时。

    PLL电路、解调电路、IC卡和IC卡处理装置

    公开(公告)号:CN1765095A

    公开(公告)日:2006-04-26

    申请号:CN200580000130.4

    申请日:2005-02-14

    发明人: 有泽繁 张诚

    IPC分类号: H04L27/22 H03L7/08 H03L7/087

    摘要: 本发明是从经希望的传送系统传送的输入信号来再现经输入信号传送的数据串的解调电路,通过异或(EX-OR)电路(254Q)(254I)来相位比较通过振荡器(252)和可变型分频器(253)生成的第一振荡输出信号和相对第一振荡输出信号相位相差90度[π/2]的第二振荡输出信号,并根据该相位比较结果的正负来通过控制方向判断电路(257)判断控制方向,并通过积分电路(258)来对输入信号的一个周期的该控制方向判断结果进行积分,对于该积分结果,根据相位比较结果在相位差为[±π/2]的情况下,通过校正电路(259)进行作为预定的控制量的校正处理,并通过一个周期一次输出的已经校正处理的控制信号来控制可变型分频器(253)的工作。

    用于处理输入信号的电路和方法

    公开(公告)号:CN101277405B

    公开(公告)日:2013-03-27

    申请号:CN200810088473.6

    申请日:2008-03-31

    IPC分类号: H03D3/24

    CPC分类号: H03D3/241

    摘要: 一种用于处理输入信号的电路和方法,其中用于以至少一个基准信号为基础对输入信号进行处理的电路包括:锁相环解调器,其被配置为接收速度控制信号和所述输入信号,还被进一步配置为以一速度跟随所述输入信号的频率和/或相位,其中,所述速度取决于所述速度控制信号;以及基准信号探测器,其被配置为确定所述至少一个基准信号,并通过将所述速度控制信号输出至所述锁相环解调器来设定所述速度,其中,如果所述基准信号探测器探测到所述至少一个基准信号,那么所述基准信号探测器降低所述速度。

    用于处理输入信号的电路和方法

    公开(公告)号:CN101277405A

    公开(公告)日:2008-10-01

    申请号:CN200810088473.6

    申请日:2008-03-31

    IPC分类号: H04N5/44 H04N5/455 H04L27/38

    CPC分类号: H03D3/241

    摘要: 一种用于处理输入信号的电路和方法,其中用于以至少一个基准信号为基础对输入信号进行处理的电路包括:锁相环解调器,其被配置为接收速度控制信号和所述输入信号,还被进一步配置为以一速度跟随所述输入信号的频率和/或相位,其中,所述速度取决于所述速度控制信号;以及基准信号探测器,其被配置为确定所述至少一个基准信号,并通过将所述速度控制信号输出至所述锁相环解调器来设定所述速度,其中,如果所述基准信号探测器探测到所述至少一个基准信号,那么所述基准信号探测器降低所述速度。

    用于调幅信号的接收器
    8.
    发明公开

    公开(公告)号:CN101233678A

    公开(公告)日:2008-07-30

    申请号:CN200680027457.5

    申请日:2006-07-20

    发明人: 罗布·福泰因

    IPC分类号: H03D1/22 H04B1/30

    CPC分类号: H03D7/165 H03D3/241 H04B1/30

    摘要: 在接收器中,同步电路(MIX2、C1、R1、VCO)提供与调幅信号的载波同步的一组振荡器信号(OSI、OSQ、OSX、OSY)。该组振荡器信号(OSI、OSQ、OSX、OSY)包括相位不同的第一幅度解调振荡器信号(OSX)和第二幅度解调振荡器信号(OSY)。第一幅度解调混合器(MIX3)将第一幅度解调振荡器信号(OSX)与调幅信号混合,以获得第一幅度已解调信号(MO3)。第二幅度解调混合器(MIX4)将第二幅度解调振荡器信号(OSY)与调幅信号混合,以获得第二幅度已解调信号(MO4)。幅值比较器(MDT1、MDT2、DDT)比较第一幅度已解调信号(MO3)和第二幅度已解调信号的各自幅值(M+、M-)。相应地,获得相位误差检测信号(IPED),相位误差检测信号(IPED)随第一幅度已解调信号(MO3)和第二幅度已解调信号(MO4)的各自幅值(M+、M-)之间的差而变化。

    锁相环电路,相移方法,及集成电路芯片

    公开(公告)号:CN101188419B

    公开(公告)日:2011-12-21

    申请号:CN200710305134.4

    申请日:2007-11-02

    发明人: 北真登

    CPC分类号: H03D3/241 H03D3/007

    摘要: 一种PLL电路,包括:时钟信号生成单元,用于产生第一时钟信号和相位与第一时钟信号相差π/2的第二时钟信号;计算单元,用于基于第一和第二参数、第一时钟信号、第二时钟信号、以及PSK调制信号,计算第一相位比较结果和第二相位比较结果,第一相位比较结果表示对把其中第一时钟信号经受相移的信号和PSK调制信号的相位进行比较的结果,第二相位比较结果表示对把其中第二时钟信号经受相移的信号和PSK调制信号的相位进行比较的结果;控制方向设置单元,用于假想地控制控制角度;参数控制单元;以及读取控制装置,用于控制从PSK调制信号中读取数据的定时。

    用于调幅信号的接收器和检测接收器中的相位误差的方法

    公开(公告)号:CN101233678B

    公开(公告)日:2011-05-04

    申请号:CN200680027457.5

    申请日:2006-07-20

    发明人: 罗布·福泰因

    IPC分类号: H03D1/22 H04B1/30

    CPC分类号: H03D7/165 H03D3/241 H04B1/30

    摘要: 在接收器中,同步电路(MIX2、C1、R1、VCO)提供与调幅信号的载波同步的一组振荡器信号(OSI、OSQ、OSX、OSY)。该组振荡器信号(OSI、OSQ、OSX、OSY)包括相位不同的第一幅度解调振荡器信号(OSX)和第二幅度解调振荡器信号(OSY)。第一幅度解调混合器(MIX3)将第一幅度解调振荡器信号(OSX)与调幅信号混合,以获得第一幅度已解调信号(MO3)。第二幅度解调混合器(MIX4)将第二幅度解调振荡器信号(OSY)与调幅信号混合,以获得第二幅度已解调信号(MO4)。幅值比较器(MDT1、MDT2、DDT)比较第一幅度已解调信号(MO3)和第二幅度已解调信号的各自幅值(M+、M-)。相应地,获得相位误差检测信号(IPED),相位误差检测信号(IPED)随第一幅度已解调信号(MO3)和第二幅度已解调信号(MO4)的各自幅值(M+、M-)之间的差而变化。