DOUBLE PLANARIZATION PROCESS FOR MULTILAYER METALLIZATION OF INT EGRATED CIRCUIT STRUCTURES
    1.
    发明公开
    DOUBLE PLANARIZATION PROCESS FOR MULTILAYER METALLIZATION OF INT EGRATED CIRCUIT STRUCTURES 失效
    两阶段的集成电路结构多层金属化的平坦化。

    公开(公告)号:EP0177571A1

    公开(公告)日:1986-04-16

    申请号:EP85901810.0

    申请日:1985-03-19

    IPC分类号: H01L21 H05K3

    CPC分类号: H01L21/31055 H01L21/76819

    摘要: Procédé pour rendre plane une structure de circuit intégré (30) par un procédé en deux étapes comportant: application sur une couche de métallisation (40, 42, 44) comportant une ou plusieurs ouvertures (46, 48) d'une couche d'isolation (50') suffisamment mince pour éviter la formation de criques dans la partie d'isolation appliquée dans les ouvertures de la couche de métallisation, lissage de la couche d'isolation par retrait des parties élevées de l'isolation par exemple par attaque par voie sèche de l'isolation, application d'une autre couche d'isolation (70) sur la première couche d'isolation et lissage de l'autre couche d'isolation par retrait des parties élevées par exemple par attaque par voie sèche; ainsi, la surface d'isolation lisse résultante sera essentiellement plane et exempte de criques. Dans un mode préférentiel de réalisation, un second matériau, par exemple un matériau de photoréserve (60, 80), est enduit sur la couche d'isolation avant l'étape de lissage, en particulier lors de l'utilisation d'un procédé d'attaque par voie sèche anisotrope, afin de garantir que seules les parties élevées de la couche d'isolation sont retirées lors de l'étape d'attaque.