公开(公告)号：EP0396660A1

公开(公告)日：1990-11-14

申请号：EP89910250.0

申请日：1989-09-06

申请人： CROSS-CHECK SYSTEMS, INC.

发明人： GHEEWALA, Tushar, R.

IPC分类号： G01R31 ,  G06F11 ,  H01L21

CPC分类号： G01R31/316 ,  G01R31/30 ,  G01R31/318516

摘要： L'appareil décrit (40, 42), qui sert à tester un circuit intégré pour y déterminer la présence de défauts, est attaché à des lignes de détection (S1-Sn), lesquelles sont couplées à des noeuds de sortie de portes logiques (50) d'une structure de test à l'intérieur d'un circuit intégré, tel qu'une structure de test de type ''contrôle croisé'' incorporée dans un appareil à circuits intégrés. Un procédé associé consiste à charger au préalable les lignes de détection (S1-Sn) jusqu'à un niveau de signal connu, avant d'utiliser les lignes de détection pour détecter le niveau de signal au niveau d'un point de test. L'appareil combiné avec des comparateurs ou des amplificateurs de détection (42) attachés aux lignes de détection peut régler les niveaux de détection des comparateurs de façon synchrone pour faire porter le test soit sur un niveau minimum ''un'' de sortie (WOH) soit sur un niveau maximum ''zéro'' de sortie (WOL), afin de déterminer par test la présence d'autres classes de défauts. L'appareil (40) attaché aux lignes de détection peut injecter une charge dans un noeud de sortie d'une porte logique à des moments très sélectionnés selon une séquence de test qui permet de modifier le niveau de signal audit noeud de sortie de façon à déterminer par test la présence de défauts. Le procédé décrit dans la présente invention comporte une sensibilisation d'itinéraire qui permet de réduire les modèles de tests à des conditions composées de Boole.