Circuit intégré tridimensionel de type C-MOS et procédé de fabrication
    1.
    发明公开
    Circuit intégré tridimensionel de type C-MOS et procédé de fabrication 有权
    三维CMOS集成电路和制造方法

    公开(公告)号:EP1811567A3

    公开(公告)日:2013-12-25

    申请号:EP07354005.6

    申请日:2007-01-19

    IPC分类号: H01L27/06

    CPC分类号: H01L27/0688 H01L21/8221

    摘要: Le circuit intégré tridimensionnel de type CMOS est formé dans un substrat hybride. Des premiers transistors (13), de type n-MOS, sont formés, à un niveau inférieur (11), dans une première couche semi-conductrice en silicium ayant une orientation (100), éventuellement contrainte en tension. Des seconds transistors (15), de type p-MOS, sont formés, à un niveau supérieur (12), dans une seconde couche semi-conductrice en germanium ayant une orientation (110), de préférence monocristallin et contraint en compression. La seconde couche semi-conductrice est transférée sur un premier bloc dans lequel les transistors n-MOS ont préalablement été formés, puis les transistors p-MOS sont formés.