利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

3 条记录 (耗时 0.01 秒)

    Floating point/integer processor with divide and square root functions
    1.
    发明公开
    Floating point/integer processor with divide and square root functions 失效
    ProgessorfürGleitkommazahlen und ganze Zehlen mit Dividier- und Quadratwurzelfunktionen。

    公开(公告)号：EP0326415A2

    公开(公告)日：1989-08-02

    申请号：EP89300821.9

    申请日：1989-01-27

    申请人： TEXAS INSTRUMENTS INCORPORATED

    发明人： Darley, Henry M. ,  Gill, Michael C. ,  Earl, Dale C. ,  Ngo, Dinh T. ,  Wang, Paul C. ,  Hipona, Maria B. ,  Dodrill, Jim

    IPC分类号： G06F7/49 ,  G06F7/52 ,  G06F7/552

    CPC分类号： G06F7/535 ,  G06F7/4824 ,  G06F7/4873 ,  G06F7/49957 ,  G06F7/5525 ,  G06F2207/5355

    摘要： A processor (10) operable to calculate division and square root functions comprises a multiplier (48) having a multiplier array (116), a pipeline register (50), a correction generator (122), and a converter/rounder (52). The products generated by the multiplier array (116) are fed back to the multiplier (48) to avoid delays associated with the remainder of the multiplier circuitry. The correction generator (122) which performs a subtraction of the product output from the multiplier array (116) from a constant, is disposed between the multiplier array (116) and the converter/rounder (52). Hence, the subtraction necessary to compute the next estimate may be performed in parallel with other multiplications, further reducing the time necessary to perform the calculation. Compare circuitry (120) is operable to compare the final approximation with an operand to quickly determine the direction of rounding.

    摘要翻译： 可操作以计算除法和平方根函数的处理器（10）包括具有乘法器阵列（116），流水线寄存器（50），校正发生器（122）和转换器/舍入器（52）的乘法器（48）。 由乘法器阵列（116）产生的乘积被反馈到乘法器（48）以避免与乘法器电路的其余部分相关联的延迟。 执行从乘法器阵列（116）输出的乘积从常数的减法的校正发生器（122）设置在乘法器阵列（116）和转换器/回转器（52）之间。 因此，可以与其他乘法并行地执行计算下一估计所需的减法，进一步减少执行计算所需的时间。 比较电路（120）可操作以将最终近似与操作数进行比较，以快速确定舍入方向。