利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

36 条记录 (耗时 0.009 秒)

    Limit-cycle free FIR/IIR halfband digital filter
    1.
    发明公开
    Limit-cycle free FIR/IIR halfband digital filter 审中-公开
    FIR-IIR-Halb-Band数位板滤镜ohne Grenzzyklen

    公开(公告)号：EP1469601A2

    公开(公告)日：2004-10-20

    申请号：EP04101590.0

    申请日：2004-04-16

    申请人： TEXAS INSTRUMENTS INCORPORATED

    发明人： Zhongnong, Jiang

    IPC分类号： H03H17/04

    CPC分类号： H03H17/0294 ,  H03H17/0292 ,  H03H17/0461 ,  H03H2017/0466 ,  H03H2218/08

    摘要： A multiplexed FIR/IIR digital filter structure (300) which offers linear phase response and low group delay by switching on a FIR filter portion (31) or a IIR filter portion (32). To reduce the silicon area, the FIR/IIR filter (300) shares registers which is enabled because the FIR and IIR processing do not use the registers at the same time but rather consecutively. Further, the multiplexed FIR/IIR digital filter structure (300) can offer limit-cycle-free IIR operation using two's-complement truncation in combination with positive valued allpass coefficients.

    摘要翻译： 多路FIR / IIR数字滤波器结构（300），其通过接通FIR滤波器部分（31）或IIR滤波器部分（32）来提供线性相位响应和低群延迟。 为了减少硅面积，FIR / IIR滤波器（300）共享寄存器，因为FIR和IIR处理不能同时使用寄存器，而是连续使用。 此外，多路复用FIR / IIR数字滤波器结构（300）可以使用两个补码截断与正值全通系数组合来提供无限周期的IIR操作。

    Digitales Rekursiv-Filter.
    5.
    发明公开
    Digitales Rekursiv-Filter. 失效
    数字Rekursiv过滤器

    公开(公告)号：EP0205836A2

    公开(公告)日：1986-12-30

    申请号：EP86106042

    申请日：1986-05-02

    申请人： ANT NACHRICHTENTECH

    发明人： GOCKLER HEINZ DIPL-ING

    IPC分类号： H03H17/04

    CPC分类号： H03H17/0461

    摘要： Die Erfindung bezieht sich auf ein digitales Rekursivfilter in Zustands-Raumstruktur, wobei das bewertete Eingangssignal (2) Verzögerungsgliedern zugeführt wird, deren Ausgangssignale bewertet jeweils auf ihren Eingang und jeweils auf den Eingang des anderen Verzögerungsgliedes zurückgeführt sind und bewertet zum Ausgangssignal zusammengefaßt sind (Filterblock 2. Ordnung), mit vorgegebener Signalwortlänge, in Fest- oder Gleitkomma-Arithmetik, und ist dadurch gekennzeichnet, daß nach jeder Bewertung das Signal einer Schneide- oder Rundungsoperation unterzogen wird, daß das Ein- oder Ausgangssignal der Verzögerungsglieder jeweils einer Sättigungskennlinie unterzogen werden und daß das Ein- oder Ausgangssignal der Verzögerungsglieder oder der Begrenzer oder die auf den Eingang der Verzögerungsglieder rückgeführten zusammengefaßten Signale jeweils einer Signalkorrektur unterworten werden, indem bei negativem Signal diesem seine Quantisierungsstufe q hinzuaddiert wird.

    摘要翻译： 本发明涉及一种状态空间结构中的数字递归滤波器，加权输入信号（2）被提供给延迟部分，其输出信号在每种情况下被反馈加权到它们的输入端，并且在每种情况下被加权到输入端 并进行组合加权，以固定或浮点算术形成具有预定信号字长度的输出信号（二阶滤波器块），其特征在于，在每个加权之后，信号被施加 在切割或舍入操作中，延迟部分的输入或输出信号在每种情况下都经历饱和特性，并且延迟部分或限制器的输入或输出信号或组合信号反馈到输入 在每种情况下，延迟部分都经受信号校正，因为在负信号的情况下，将其量化步骤q加到后者。

    Filter system
    6.
    发明公开
    Filter system 审中-公开
    过滤系统

    公开(公告)号：EP2651033A1

    公开(公告)日：2013-10-16

    申请号：EP12163968.6

    申请日：2012-04-12

    申请人： Siemens Aktiengesellschaft

    发明人： Bako, Dr. Tamas ,  Borger, Thomas ,  Ladanyi, Gergo ,  Szigethy, Tamas

    IPC分类号： H03H17/04

    CPC分类号： G06F17/10 ,  H03H17/04 ,  H03H17/0461

    摘要： A filter system (201, 301, 401, 501, 601) with infinite impulse response shall be created that has a particularly low sensitivity in the numerical representation of filter coefficients. This is achieved through the transfer function of the filter system comprising at least one pair of first order polynomial fractions.

    摘要翻译： 具有无限脉冲响应的滤波器系统（201,301,401,501,601）将被创建，其在滤波器系数的数字表示中具有特别低的灵敏度。 这是通过包括至少一对一阶多项式部分的滤波器系统的传递函数来实现的。

    AUTOMATIC INPUT ERROR RECOVERY CIRCUIT AND METHOD FOR RECURSIVE DIGITAL FILTERS
    7.
    发明授权
    AUTOMATIC INPUT ERROR RECOVERY CIRCUIT AND METHOD FOR RECURSIVE DIGITAL FILTERS 有权
    自动输入纠错电路和方法数字递归滤波器

    公开(公告)号：EP1904935B1

    公开(公告)日：2012-06-06

    申请号：EP06786485.0

    申请日：2006-07-07

    申请人： Texas Instruments Incorporated

    发明人： KUYEL, Turker

    IPC分类号： G06F17/10 ,  H03H17/04

    CPC分类号： H03H17/0461

    摘要： Recursive digital filter (3) circuitry which avoids persistent unstable conditions therein provides a serial clock signal, a synchronization signal, and a serial data input to corresponding inputs of a three- wire serial interface circuit (2) to produce a serial clock output signal, a synchronization output signal, and a parallel data output signal which are applied to corresponding inputs of a recursive digital filter. The serial clock signal and the synchronization signal are input to an auto-reset circuit (6) which detects a fault associated with the synchronization signal or the serial clock signal and produces a reset signal in res onse to detection of the fault for resettin the recursive digital filter.

    Limit-cycle oscillation suppression method, system, and computer program product
    8.
    发明公开
    Limit-cycle oscillation suppression method, system, and computer program product 有权
    方法，系统和计算机程序，用于限制周期Unterdrükung

    公开(公告)号：EP1394942A3

    公开(公告)日：2006-11-22

    申请号：EP03019400.5

    申请日：2003-08-27

    申请人： Broadcom Corporation

    发明人： Wang, Minsheng

    IPC分类号： H03H17/04

    CPC分类号： H03H17/0461 ,  H03H2017/0466

    摘要： Limit-cycle oscillations are caused by the compounding of quantization errors that occurs when previous digital filter outputs are used as inputs to the digital filter for the current operation. Where a signal in a digital waveform has become a constant common value applied to the input of the digital filter (indicative that the digital waveform has suspended conveyance of data), limit-cycle oscillations often appear as "random" outputs, with values different from the common value, that occur long after the signal in the digital waveform has become the constant common value. Limit-cycle oscillations are manifested as noise in the filtered digital waveform. Such noise hampers the ability of the system to extract the signal from the filtered digital waveform. The present invention identifies the occurrence of a limit-cycle oscillation as an output different from the common value. The identified limit-cycle oscillation is set equal to the common value.

    Digital filter with efficient quantization circuitry
    9.
    发明公开
    Digital filter with efficient quantization circuitry 审中-公开
    数字滤波器效率器Quantifizierungsschaltung

    公开(公告)号：EP0948133A3

    公开(公告)日：2001-05-09

    申请号：EP99200588.4

    申请日：1999-03-02

    申请人： TEXAS INSTRUMENTS INCORPORATED

    发明人： Gandhi, Prashant ,  Hochschild, James R.

    IPC分类号： H03H17/04

    CPC分类号： H03H17/0461 ,  H03H17/04

    摘要： An infinite impulse response (IIR) digital filter and method of performing the same is disclosed. The digital filter may be realized by way of a programmable logic device, such as a digital signal processor (75), or alternatively by way of dedicated logic including adders (44, 48, 50, 54, 58, 62, 66, 70, 72) and shifters (46, 52, 56, .60, 64). In either case, addition operations (34) are interleaved among first and second output sample values (y n-1 , y n-2 ), so that the resulting addition (30; 72; 215; 320) may be carried out with adder circuitry of the same precision as the signal input (x n ) and signal output (y n ). Carry control circuitry (76, 78, 80, 82, 84, 88; 217; 317) is provided to efficiently incorporate magnitude truncation quantization.

    摘要翻译： 公开了一种无限脉冲响应（IIR）数字滤波器及其执行方法。 数字滤波器可以通过诸如数字信号处理器（75）的可编程逻辑器件来实现，或者替代地通过专用逻辑来实现，包括加法器（44,48,50,54,58,62,66,70， 72）和移位器（46,52,56,60,64）。 在任一种情况下，在第一和第二输出采样值（yn-1，yn-2）之间交错加法运算（34），以便所得到的加法运算（30; 72; 215; 320） 与信号输入（xn）和信号输出（yn）相同的精度。 提供进位控制电路（76,78,80,82,84,88; 217; 317）以有效地并入幅度截断量化。