公开(公告)号：EP0852850A4

公开(公告)日：2001-12-05

申请号：EP97931570

申请日：1997-07-08

申请人： QUANTUM CORP

发明人： BUCH BRUCE D

IPC分类号： H03M1/82

CPC分类号： H03M1/825

摘要： A pulse-width-modulated digital-to-analog converter (10) is responsive to a digital control value (35) for switching between a high gain mode and a low gain mode. The converter includes a free-running rollover counter (45), a reference register (55) and a comparator (60). Pulses from a comparator are split into two paths, one path including a switch (20), and fed into a plurality of resistive elements connected to a common output node (91). Depending on the state of the switch, the network's output value will either follow its input or be a fraction thereof, without change of duty cycle or output impedance. The output node may be connected to a capacitive element (C1) to form a low pass filter for generating an analog waveform.

摘要翻译： 脉冲宽度调制的数模转换器响应用于在高增益模式和低增益模式之间切换的数字控制值。 该转换器包括一个自由运行的翻转计数器，一个参考寄存器和一个比较器。 来自比较器的脉冲被分成两条路径，一条路径包括开关，并且被馈送到连接到公共输出节点的多个电阻元件。 根据交换机的状态，网络的输出值将跟随其输入或其一部分，而不改变占空比或输出阻抗。 输出节点可以连接到电容元件以形成用于产生模拟波形的低通滤波器。

公开(公告)号：EP0951146A1

公开(公告)日：1999-10-20

申请号：EP99107006.1

申请日：1999-04-09

申请人： MAGNETI MARELLI S.p.A.

发明人： Diaco, Marco ,  Carbonaro, Piero

IPC分类号： H03M1/82 ,  H03K9/08

CPC分类号： H03K9/08 ,  H03M1/822

摘要： A digital-to-analog converter circuit (D/A) for converting a two-level, pulse-width-modulated (PWM), digital input signal (V in ) into a corresponding analog output signal (V out ) is described. The converter comprises a control circuit (12) which receives the digital signal (V in ) input to the converter as an input and supplies, at a first output (13a), an intermediate signal (V d ) produced by delaying the moments at which the input signal (V in ) switches, a circuit (14), driven by the intermediate signal (V d ), for generating a ramp signal (V r ), and a sample-and-hold circuit (16) which receives the ramp signal (V r ) at an input (38).
The sample-and-hold circuit (16), which is controlled by the control circuit (12), acquires the amplitude reached by the ramp signal (V r ) each time the digital input signal (V in ) switches from a first level (l 1 ) to a second level (l 2 ). The signal (V out ) present at the output of the sample-and-hold circuit (16) thus constitutes an analog signal corresponding to the digital input signal (V in ).

摘要翻译： 描述了用于将二电平，脉冲宽度调制（PWM），数字输入信号（Vin）转换成相应的模拟输出信号（Vout）的数模转换器电路（D / A）。 该转换器包括控制电路（12），其接收输入到转换器的数字信号（Vin）作为输入，并且在第一输出端（13a）提供通过延迟输入的时刻产生的中间信号（Vd） 信号（Vin）开关，由中间信号（Vd）驱动的用于产生斜坡信号（Vr）的电路（14），以及采样保持电路（16），其接收斜波信号（Vr） 输入（38）。 每当数字输入信号（Vin）从第一电平（l1）切换时，由控制电路（12）控制的采样和保持电路（16）获取由斜坡信号（Vr）达到的振幅， 到第二级（12）。 因此，存在于采样保持电路（16）的输出端的信号（Vout）构成对应于数字输入信号（Vin）的模拟信号。

公开(公告)号：EP0618678A3

公开(公告)日：1995-08-16

申请号：EP94301835.8

申请日：1994-03-15

申请人： FORD MOTOR COMPANY

发明人： Anderson, Robert Lee

IPC分类号： H03K7/08 ,  H02M3/157 ,  H03M1/82

CPC分类号： G06F1/025 ,  H02M3/157 ,  H03K7/08

摘要： System and method for digitally generating a pulse width modulated (PWM) signal with dither based on a command signal, the signal having a pulse width proportional to the command signal. In the preferred embodiment, the PWM signal with proportional dither energizes a load, such as a variable force solenoid, with a desired electrical current. The system includes a base signal generator (30) for generating a base signal having a pulse width which is based on a command signal representing the desired electrical current. The system also includes a dither signal generator (32) for digitally generating a dither signal having a pulse width proportional to the command signal, and a summer (50) for combining the base signal and the dither signal to obtain the pulse width modulated signal with proportional dither.

公开(公告)号：EP0537144B1

公开(公告)日：1995-06-21

申请号：EP90910987.8

申请日：1990-07-09

申请人： CURTIS INSTRUMENTS, INC.

发明人： FINGER, Eugene, P.

IPC分类号： G07C3/04 ,  H03M1/82 ,  H03K3/00

CPC分类号： G07C3/04 ,  G01R15/125 ,  G01R19/25

摘要： A method and apparatus for measuring operations data which uses a commercially available digital multimeter (DMM) (310) as the data receiving and display device. Basic operations data is transduced to digital form and then coded with a width modulator. The width modulated data may represent total elapsed time or total counts of a measured operation. The full-scale range of the data is encoded as frequency. A technician reads the frequency of the data signal with the DMM (310) to determine the full-scale range of the data and then reads percent-of-range with the DMM (310) as duty cycle. For multiple operations data, peak voltage is used as a parameter identifier. Alternatively, the value of the parameter being measured, the full-scale range, and the parameter identifier may be encoded as any combination of frequency, peak voltage, or duty cycle.

公开(公告)号：EP0631394A1

公开(公告)日：1994-12-28

申请号：EP94304204.4

申请日：1994-06-10

申请人： International Business Machines Corporation

发明人： Suzuki, Hiroshi ,  Suzuki, Midori

IPC分类号： H03M1/82 ,  G09G3/36

CPC分类号： G09G3/3688 ,  G09G3/2011 ,  G09G3/2014 ,  G09G2310/027

摘要： A multi-gradation thin-film liquid crystal display (TFT/LCD) includes a data line driver which does not cause an increase in the chip area, (i.e., which is constituted of a smaller number of circuit elements). Power supplies having respective reference potentials V a and V b corresponding to at least two different gradations, and switches SW a and SW b for selectively supplying the respective potentials to a data line, are provided in a driver IC for driving the data lines of a TFT/LCD panel. If an output potential corresponding to an arbitrary gradation between the two predetermined gradations is denoted by V c , the output potential V c is supplied to the data line by being turned on and off the switches SW a and SW b alternately at a predetermined cycle in a ratio in which the potential V c proportionally divides the potentials V a and V b . Therefore, the output potential corresponding to an arbitrary gradation between the two predetermined gradations can be obtained simply by properly changing the ratio of turning the two switches on and off.

摘要翻译： 多灰度薄膜液晶显示器（TFT / LCD）包括不会引起芯片面积增加（即，由较少数量的电路元件构成）的数据线驱动器。 在用于驱动TFT / LCD面板的数据线的驱动器IC中提供具有与至少两个不同灰度级对应的各自的参考电位Va和Vb的电源以及用于选择性地将各个电位提供给数据线的开关SWa和SWb 。 如果将与两个预定等级之间的任意等级相对应的输出电势表示为Vc，则通过以预定周期交替地接通和断开开关SWa和SWb而将输出电势Vc提供给数据线， 电势Vc按比例分配电势Va和Vb。 因此，通过适当地改变打开和关闭两个开关的比率，可以获得对应于两个预定等级之间的任意等级的输出电位。

公开(公告)号：EP0501598A3

公开(公告)日：1994-07-20

申请号：EP92250040.0

申请日：1992-02-21

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Lesche, Wolfgang

IPC分类号： H03M1/82 ,  H03M1/68 ,  H03M1/86

CPC分类号： H03M1/827 ,  G06F1/025

摘要： Ein umzusetzender Digitalwert (DW) wird durch eine zeitliche Folge (T F ) von mehreren Perioden (P1...P16') mit jeweils einem durch das jeweilige Verhältnis einer Einschaltimpulsdauer (t p ) zu ihrer Periodendauer (T p ) bestimmten Tastverhältnis dargestellt. Zur Auflösungserhöhung enthalten die Perioden (P1... P16') einer Folge (T F ) Einschaltimpulsdauern (t p1 ...t p16 ), die sich um eine Systemtaktdauer (t o ) unterscheiden, wobei Perioden (P1,P2,P4,P6) mit gleichen Einschaltimpulsdauern annähernd gleichmäßig in der Folge verteilt werden. Die Tastverhältnisse einer Folge (T F ) werden zur Erzeugung eines Analogwertes (AW) ausgewertet.

公开(公告)号：EP0457496A3

公开(公告)日：1993-10-13

申请号：EP91304166.1

申请日：1991-05-09

申请人： SONY CORPORATION

发明人： Masuda, Toshihiko ,  Ueki, Masaaki

IPC分类号： H03M1/82

CPC分类号： H03M1/822

摘要： A digital-to-analogue converter suitable for a pulse width modulation (PWM) system for converting input digital data to PWM signals and finally to an analogue signal divides the sampling period of the input digital data into an even number of sampling periods, and PWM signals with equal pulse widths corresponding to the input digital data are generated (20) in respective divided sampling periods.

公开(公告)号：EP0541455A1

公开(公告)日：1993-05-12

申请号：EP92420367.2

申请日：1992-10-21

申请人： Fischer & Porter GmbH

发明人： Neel, Christian

IPC分类号： G01R27/26 ,  G01R27/02 ,  H03M1/82 ,  G01L9/12 ,  G01R19/10

CPC分类号： G01R27/26 ,  G01L9/12 ,  H03M1/822

摘要： Une méthode de conversion numérique/analogique procède, selon l'invention, par fractionnement d'un rapport cyclique.
Une telle méthode trouve une application dans la mesure du rapport de deux impédances Z1,Z2 comprises dans une cellule reliée à un appareil de mesure et consiste à générer des signaux carrés (Vh) au moyen d'une horloge (2), de période bien constante, d'appliquer pendant la première demi-période d'horloge, une tension Vr à l'entrée de l'impédance Z1 et une tension nulle VO à l'entrée de l'impédance Z2, puis d'appliquer pendant la seconde demi-période d'horloge une tension Vm à l'entrée de chacune des deux impédances Z1,Z2, d'appliquer, les impédances Z1,Z2 ayant leurs sorties reliées à une ligne (7) de sortie d'impédance, le signal de ladite ligne (7) à l'entrée inverseuse (10) d'un amplificateur opérationnel (12) monté en sommateur rebouclé sur une impédance de même nature que Z1, Z2 et d'appliquer la sortie (14) de l'amplificateur opérationnel (12) à l'entrée (16) d'un détecteur synchrone (18) commandé (20) par l'horloge (2), en vue d'extraire un signal d'erreur E.

摘要翻译： 根据本发明，数字/模拟转换的方法通过分割占空比来进行。 这种方法在测量连接到测量装置的单元中的两个阻抗Z1，Z2的比率的测量中找到应用，并且包括通过时钟（2）产生方波信号（Vh） 在第一时钟半周期期间，向阻抗Z1的输入端施加电压Vr，在阻抗Z2的输入端施加零电压Vo，然后在第二时钟半周期期间施加在输入端的电压Vm 两个阻抗Z1，Z2中的每一个，并且阻抗Z1，Z2的输出连接到阻抗输出线（7），将所述线（7）的信号施加到运算放大器的反相输入（10） （12）作为积分器安装在与Z1，Z2相同类型的阻抗上，并且将运算放大器（12）的输出（14）施加到同步检测器（18）的输入端（16） 20），以便提取错误信号E.

公开(公告)号：EP0506444A2

公开(公告)日：1992-09-30

申请号：EP92302690.0

申请日：1992-03-27

申请人： SHIMADZU CORPORATION

发明人： Komoto, Akira

IPC分类号： G01G7/04 ,  H03M1/82

CPC分类号： G01G7/045

摘要： A load placed on the support 11 is balanced by a pulsed current in coil 13 whose duty factor is controlled by gating pulses applied to electronic switch 22. The control is effected according to the output of position sensor 14 through a digital processing unit 5 and the resulting measurement is displayed on unit 6.
Relatively cheap standard 16-bit digital circuits are used to generate the gating pulses by counting clock pulses. The discrimination available is limited to steps of one clock pulse between successive gating pulses and the clock frequency is limited by the 16-bit capacity of the digital circuits. To simulate greater discrimination and achieve greater accuracy of weighing successive groups of gating pulses are made to include an increasing proportion of pulses differing by one step in width from the other pulses. Thus by averaging over each group it is possible to interpolate between successive gating pulse widths separated from each other by one clock pulse.

摘要翻译： 放置在支撑体11上的负载由线圈13中的脉冲电流平衡，线圈13中的脉冲电流的占空因数由施加到电子开关22的选通脉冲控制。根据位置传感器14通过数字处理单元5的输出和 所得到的测量显示在单元6上。相对便宜的标准16位数字电路用于通过计数时钟脉冲来产生门控脉冲。 可用的辨别限制在连续门控脉冲之间的一个时钟脉冲的步长，并且时钟频率受到数字电路的16位容量的限制。 为了模拟更大的辨别力并实现更高的准确度来衡量连续的门控脉冲组，使包括与其它脉冲宽度相差一步的脉冲的增加比例。 因此，通过对每个组进行平均，可以在彼此间隔一个时钟脉冲的连续门控脉冲宽度之间插值。

公开(公告)号：EP0501598A2

公开(公告)日：1992-09-02

申请号：EP92250040.0

申请日：1992-02-21

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Lesche, Wolfgang

IPC分类号： H03M1/82 ,  H03M1/68 ,  H03M1/86

CPC分类号： H03M1/827 ,  G06F1/025

摘要： Ein umzusetzender Digitalwert (DW) wird durch eine zeitliche Folge (T F ) von mehreren Perioden (P1...P16') mit jeweils einem durch das jeweilige Verhältnis einer Einschaltimpulsdauer (t p ) zu ihrer Periodendauer (T p ) bestimmten Tastverhältnis dargestellt. Zur Auflösungserhöhung enthalten die Perioden (P1... P16') einer Folge (T F ) Einschaltimpulsdauern (t p1 ...t p16 ), die sich um eine Systemtaktdauer (t o ) unterscheiden, wobei Perioden (P1,P2,P4,P6) mit gleichen Einschaltimpulsdauern annähernd gleichmäßig in der Folge verteilt werden. Die Tastverhältnisse einer Folge (T F ) werden zur Erzeugung eines Analogwertes (AW) ausgewertet.

摘要翻译： 要转换的数字值（DW）由几个周期（P1 ... P16'）的时间序列（TF）表示，在每个情况下，占空比由开启脉冲持续时间（tp） ）和其持续时间（Tp）。 为了提高分辨率，序列（TF）的周期（P1 ... P16'）包含导通脉冲持续时间（tp1 ... tp16），其相差一个系统时钟周期（to），周期（P1，P2， P4，P6），相同的接通脉冲持续时间大致均匀地分布在序列中。 评估序列（TF）的占空比以产生模拟值（AW）。