-
71.发明公开Übertragungssystem zur Übertragung von hochbitratigen Digitalsignalen im Frequenz-Getrenntlageverfahren über symmetrische Cu-Doppelader-Leitungen 失效用于使用对称铜双绞线线路中的频分复用方法传输高比特率数字信号传输系统
公开(公告)号：EP0794633A2
公开(公告)日：1997-09-10
申请号：EP97103746.0
申请日：1997-03-06
IPC分类号： H04L5/14
CPC分类号： H04L5/143
摘要： Den beiden Übertragungsrichtungen sind zwei feste Frequenzbänder dergestalt zugeordnet, daß für die Signalübertragung downstream zum Teilnehmer hin ein von etwa 4,2 MHz bis etwa 8,7 MHz reichendes Downstream-Frequenzband und für die Signalübertragung upstream vom Teilnehmer weg ein etwa von 0,3 MHz bis 1,8 MHz reichendes Upstream-Frequenzband vorgesehen ist.
摘要翻译： 的数字信号发送系统双向传送数据。 每个传输方向有一个固定的频率带。 4.2至8.7兆赫的下游频带被用于信号传输到下游订户，而在0.3〜1.8兆赫上行频段从订户用于信号传输上游。 下行频带的下限是ETSI TM3工作文件的建议内号 34赫尔辛基在1995年的线路长度，高达500米。 上限频率是较低业余无线电的磁带内。 上行频段的下限频率是ISDN基本接入频率带的上方。
-
公开(公告)号：EP0714191A3
公开(公告)日：1996-06-26
申请号：EP96101143.4
申请日：1993-11-05
发明人： Albrecht, Alan , Goody, Steven Harold , Spratt, Michael Peter , Curcio, Joseph Anthony, Jr. , Dove, Daniel Joseph
CPC分类号： H04L12/44 , H04L5/143 , H04L12/413 , H04L25/14 , H04L25/4908
摘要： A method provides for a first network node in a plurality of network nodes to transmit a data packet to a hub. The hub and the network nodes are interconnected within a local network system. Control signals are exchanged between the first network node and the hub. The exchange of control signals is done in a first signal frequency range. A data packet is sent from the first network node to the hub. The data packet is sent using data signals within a second signal frequency range. The first signal frequency range and the second signal frequency range do not overlap. For clock recovery and crosstalk reduction the data (303) are scrambled using a polynome. For transmission the scrambled data are block encoded.
摘要翻译： 一种方法提供了多个网络节点中的第一网络节点向集线器传送数据分组。 集线器和网络节点在本地网络系统内互连。 控制信号在第一个网络节点和集线器之间交换。 控制信号的交换在第一信号频率范围内完成。 数据包从第一个网络节点发送到集线器。 使用第二信号频率范围内的数据信号发送数据分组。 第一信号频率范围和第二信号频率范围不重叠。 为了时钟恢复和串扰减少，使用多项式组对数据（303）进行加扰。 对于传输，加扰数据是块编码的。
-
73.发明公开Verfahren und Einrichtung zur digitalen Signalsynthese und -verarbeitung in einem Vollduplex-Datenübertragungssystem 失效方法和装置用于在全双工数据传输系统的数字信号合成和加工。
公开(公告)号：EP0671822A2
公开(公告)日：1995-09-13
申请号：EP95103147.5
申请日：1995-03-06
申请人： ABB PATENT GmbH
CPC分类号： H04B3/542 , H04B1/713 , H04B2203/5416 , H04B2203/5425 , H04B2203/5483 , H04B2203/5491 , H04B2203/5495 , H04L5/143
摘要： Die Erfindung betrifft ein neuartiges Verfahren und die zugehörige Einrichtung zur digitalen phasenkontinuierlichen Signalsynthese sowie zur digitalen korrelativen empfängerseitigen Signalverarbeitung in einem Vollduplex-Datenübertragungssystem zur Anwendung an elektrischen Energieverteilnetzen. Es können vorzugsweise frequenzagile Modulationsverfahren eingesetzt werden, wobei die CPFSK-Technik zusammen mit korrelativer phasenunempfindlicher Empfangstechnik (Quadraturempfänger) auch bei relativ hohen Datenraten bis über 2000bit/s unter Einhaltung der europäischen Norm EN 50 065-1 hohe Übertragungsqualität, d.h. sehr geringe Bitfehlerrate, garantiert. Erfindungsgemäß ist die Möglichkeit zum gleichzeitigen Senden und Empfangen gegeben, wobei hohe Flexibilität hinsichtlich der wichtigsten Systemparameter wie Datenrate, Störresistenz, Signalformgestaltung und Frequenzwahl vorhanden ist. Ein erfindungsgemäß aufgebautes Volldupex-Datenübertragungssystem basiert auf den in Fig. 1 dargestellten monolithisch integrierbaren Funktionseinheiten. Der Empfangszweig für korrelativen inkohärenten Empfang ist mit dem Multiplizierer 5 und der auftrennbaren Ringstruktur aus dem Addierer 6 und den Registern 7-10 aufgebaut. Die anschließende Auswerteschaltung, deren wesentliche Elemente der Quadrierer 12, der Addierer 14 und die beiden Register 15 und 16 sind, stellt eine neuartige, schnelle und aufwandsgünstige Implementierung der Datenbitentscheidung dar und ermöglicht durch vollständige Berechnung der Differenz L 2- H 2 der Energien einer L-bzw. H-Bit-Signalform eine intelligente Signalqualitätsbewertung bei der Präambeldetektion. Die Synthese der Sendesignale und der für den Empfang benötigten Referenzsignale ist auf einem programmierbaren zyklischen Zähler 20 mit festem Basiszyklus aufgebaut, der zwei Festwertspeicher 24 und 25 adressiert. Die Besonderheit hierbei ist, daß ein Signalformwechsel stets nur synchron mit dem Zählzyklus erfolgt und so Phasenkontinuität bei frequenzagiler Modulation gewährleistet wird. Zum Aufbau eines kompletten Vollduplex-Datenübertragungssystems benötigt man neben einfachen Schaltungen zur Netzankopplung, Filterung und Verstärkung z.B. einen kostengünstigen 8bit-Mikrocontroller, der die bidirektionale Kommunikation mit Datenquellen und Datensenken aller Art mittels Standard-V.24-Schnittstelle ermöglicht und zudem hohe Systemflexibilität sicherstellt. Mit der vorliegenden Erfindung ist es möglich, Vollduplex-Datenübertragungssysteme einfach und perfekt reproduzierbar aufzubauen und so Stromversorgungsnetze künftig unter Einsatz komplizierter Modulationstechniken für vielfältige Anwendungen als zuverlässiges Medium zur Informationsübertragung zu erschließen.
摘要翻译： 在接收时，从当前的网络耦合的滤波和放大后的接收信号（X），后数字达到数字乘法器（5）到模拟转换。 乘法器的第二输入端具有从由环状地址计数器固定碱基长度（20）解决了一个采样值存储器（24）的参考信号（Y）。 恰好四个参考值（Y），对应于每一个L和H信号整形的同相和正交样值，被分配给每个X值。 所得产物被累积在夏季（6），4个寄存器（7,8,9,10）和开关（11）的环结构。 一个信号整形循环后，H和L比特的同相分量被累积在两个寄存器（9,10）和所述正交分量的其它寄存器（7,8）被累积。 通过解开环结构中，开关（11）馈送从寄存器（7-10）到判定单元，其包括一个开关（13）的四个结果，加法器（14）和两个寄存器（15,16）。
-
公开(公告)号：EP0446276A4
公开(公告)日：1992-06-03
申请号：EP90900624
申请日：1989-12-04
申请人： CODEX CORPORATION
CPC分类号： H04L1/002 , H04B3/235 , H04B3/238 , H04L1/0003 , H04L1/0015 , H04L1/0025 , H04L1/0054 , H04L5/143 , H04L5/1446 , H04L5/16
摘要： Channel distortion and echo signals detrimentally affect data communication over a channel. The invention provides an echo cancellation modem for full-duplex communication which selects a modulation scheme prior to data communication, and requests changes to the level of modulation during data communication when channel quality has changed significantly. The modem includes an echo canceller (12, 14), a monitor (24) for determining the quality of the channel based on analysis of a residual echo component, and a controller (46) for selecting an acceptable modulation scheme based on the analysis by the monitor. The modem requests the remote device to operate at a selected rate, and operates at the selected rate only if the the remote device concurs. The modem uses a fall forward flag (68) to prevent contention between the modem and the remote device when the remote device cannot support a requested higher level modulation scheme. The modem includes re-initialization logic which selects appropriate monitor thresholds for coded and uncoded modulation options.
-
75.发明公开
公开(公告)号：EP0464180A1
公开(公告)日：1992-01-08
申请号：EP91903008.0
申请日：1991-01-18
申请人： BERTIN & CIE
发明人： GUERN, Yves , DUBUJET, Bruno , AYRAUD, Michel
CPC分类号： A61N1/37223 , A61N1/37211 , A61N1/3727 , H04B5/0025 , H04B5/0031 , H04B5/0037 , H04L5/143
摘要： L'invention vise à fournir un procédé permettant à la fois une transmission bidirectionnelle d'informations entre un système maître (EM) et un système esclave (RE) et l'alimentation électrique du système esclave (RE) à partir de l'énergie électromagnétique émise par le système maître (EM). Pendant l'émission d'informations sous forme d'un signal électromagnétique par le système maître (EM), on module l'impédance du système esclave (RE) en fonction des informations à transmettre du système esclave (RE) au système maître (EM), on détecte des variations de caractéristiques électriques du système maître (EM) induites par ladite modulation de l'impédance du système esclave (RE), on reconstitue lesdites informations à partir desdites variations détectées et on alimente les circuits et/ou charges (K) du système esclave (RE) à partir de l'énergie du signal électromagnétique reçue par l'antenne réceptrice (AR) du système esclave (RE).
-
76.发明授权
公开(公告)号：EP0098259B1
公开(公告)日：1988-08-17
申请号：EP83890101.5
申请日：1983-06-17
发明人： Posch, Reinhard Dr.
IPC分类号： H04L5/14
CPC分类号： G06F13/124 , G06F13/4221 , H04L5/143
-
公开(公告)号：EP0260889A2
公开(公告)日：1988-03-23
申请号：EP87308048.5
申请日：1987-09-11
发明人： Dunnion, Dermot
IPC分类号： H04L5/14
CPC分类号： H04L5/143
摘要： Method of scheduling execution of transmit-side and receive-side procedures by a single processor in a full-duplex modem. Buffers of minimal size are employed in conjunction with the processor to guarantee no errors in the signal processing procedures. In one embodiment, transmit-side procedures are given priority so that if a transmit-enable signal is received, a receive-side procedure being executed by the processor is interrupted to allow execution of the transmit-side procedure. This priority is most useful beause transmit-side procedures execute more rapidly than do receive-side procedures.
摘要翻译： 通过全双工调制解调器中的单个处理器调度发送侧和接收侧过程的执行方法。 与处理器一起使用最小尺寸的缓冲器，以保证信号处理过程中没有错误。 在一个实施例中，发送侧过程被给予优先权，使得如果接收到发送使能信号，则由处理器执行的接收方过程被中断以允许执行发送侧过程。 这个优先级是最有用的，因为发送方程序比接收方程序执行得更快。
-
公开(公告)号：EP0053629B1
公开(公告)日：1988-02-17
申请号：EP81901939.9
申请日：1981-05-21
发明人： CHENG-QUISPE, E. , DENNIS, Thomas Mann , FULCOMER, Emanuel James, Jr. , MALEK, George , TONG, Shih Yung
IPC分类号： G06F3/00
摘要： A full duplex, synchronous data set (10) includes primary signal processing circuitry which generates a modulated transmit data signal in response to serial data from a terminal interface (17). The modulated data signal is transmitted over a primary channel of a transmit line (11). The primary signal processing circuitry also receives modulated data signals from a primary channel of a receive line (12) and recovers therefrom a serial bit stream for presentation to the interface. The operating parameters of the primary signal processing circuitry are specified by a primary controller (30) over a plurality of buses (PA, PC, PD). The primary controller includes a microprocessor (310) and associated peripherals (315, 320, 325, 330, 335). The data set also includes secondary signal processing circuitry (40) which transmits and receives diagnostic and control information over respective secondary channels of the transmit line and receive lines. The secondary signal processing circuitry is controlled by a secondary controller (50) over a plurality of buses (SA, SC, SD). The secondary controller also includes a microprocessor (510) and associated peripherals (515, 520, 525, 530, 535). The primary and secondary controllers communicate with each other via a bus interface (60).
-
公开(公告)号：EP0159326A4
公开(公告)日：1987-11-30
申请号：EP84903394
申请日：1984-09-05
申请人： CTS CORP
发明人： LEUNG TOMMY Y , WALDRON MARK A
CPC分类号： H04L27/0008 , H04L1/0003 , H04L5/143
-
公开(公告)号：EP0130260B1
公开(公告)日：1987-04-15
申请号：EP83430020.4
申请日：1983-06-30
-
-
-
-
-
-
-
-
-
搜索结果
475 条记录 (耗时 0.025 秒)
