公开(公告)号：EP0247185A1

公开(公告)日：1987-12-02

申请号：EP87900428.0

申请日：1986-11-26

申请人： SENSOR SCAN, INC.

发明人： MARTIN, David, Michael, Jr.

IPC分类号： G08B26

CPC分类号： G08B26/002

摘要： Un système d'alarme comprend une pluralité de contrôleurs asservis (11), chacun contrôlant un dispositif tel qu'un détecteur d'incendie, un interrupteur de fermeture de fenêtre, un capteur de température ou un avertisseur d'alarme. Les contrôleurs asservis (11) communiquent par l'intermédiaire de lignes de communication (12 et 13) avec un contrôleur principal (10) qui, par exemple, peut interroger les contrôleurs asservis (11) pour déterminer leur état ou l'état des différents dispositifs qu'ils contrôlent.

公开(公告)号：EP0247165A1

公开(公告)日：1987-12-02

申请号：EP86907227.0

申请日：1986-11-26

申请人： SENSOR SCAN, INC.

发明人： ZINNERT, Alan, Paul ,  IVASHIN, Victor, S.

IPC分类号： G08B26

CPC分类号： G08B26/002

摘要： Un système d'alarme pourvu d'un contrôleur principal (10) comprend un processeur principal et une unité émettrice commandée par le processeur et produisant un signal de tension comprenant une composante de données et une composante de tension à courant continu ininterrompu. La composante à courant continu est suffisamment puissante pour alimenter tous les dispositifs associés de manière opérationnelle aux différents contrôleurs asservis (11) reliés à une paire torsadée de câbles (12 et 13). L'unité émettrice est reliée de manière appropriée pour communiquer le signal de tension à la paire torsadée. Chaque contrôleur asservi (11) comprend des unités de démodulation de tension recevant le signal de tension et dérivant de ce signal la composante de données et la composante de tension à courant continu ininterrompu. Chaque contrôleur asservi comprend un dispositif de modulation de courant qui est relié à la paire torsadée pour moduler le courant et qui est sous la commande d'un processeur asservi sur la même carte, de manière à trouver un signal de données pour rétablir une communication avec le contrôleur principal. Celui-ci (10) comprend à son tour un dispositif de démodulation de courant recevant le courant modulé par l'intermédiaire de la paire torsadée et envoyant un signal de données au processeur principal.