Digitaler Demodulator
    2.
    发明公开
    Digitaler Demodulator 失效
    数字解调器

    公开(公告)号:EP0291826A1

    公开(公告)日:1988-11-23

    申请号:EP88107535.2

    申请日:1988-05-11

    IPC分类号: H03D1/22

    CPC分类号: H03D1/2254 H03D13/003

    摘要: Digitaler Demodulator für VRF- und/oder RDS-Eingans­signale, bei welchem von dem Eingangssignal durch Ab­tastung Probenpaare entnommen werden, die jeweils durch zwei Einzelproben gebildet werden, welche - be­zogen auf die Periode der rückgewonnenen Trägerfre­quenz (Referenzfrequenz) - um 90° gegeneinander pha­senverschoben sind. Die Probenpaare werden einem EX-OR-­Glied zugeführt, dessen Ausgangssignal zur Steuerung eines Oszillators herangezogen ist. Zweckmäßig wird zur Gewinnung der Steuergröße für den Oszillator nur jedes zweite Probenpaar zur Auswertung herangezogen.

    摘要翻译: 1.一种数字解调器,用于解调表现出载波抑制的第一幅度调制信号(TP信号)和/或具有抑制载波的第二幅度调制信号(RDS信号)的二进制输入信号,两个载波被相移 包括用于产生参考频率的可控振荡器(DCO),并且包括混合器,其输出信号被处理以形成用于振荡器的控制信号,该控制信号用于 所述振荡器根据所述TP电平反相,其特征在于,从所述输入信号(28)中,通过由D型触发器(18,20)形成的两个采样电路取样本对(30-40) 在每个情况下,由两个单个样本形成,这两个单个样本(称为恢复的载波频率(参考频率)的周期)相对于彼此偏移90度,因为样本对(30-40)同时 混合器的一个输入在每种情况下直接连接到两个采样电路的一个输出端,并且混频器被构造为科斯塔斯混频器(22)。

    Demodulator zur Demodulation von Eingangsssignalen
    3.
    发明公开
    Demodulator zur Demodulation von Eingangsssignalen 失效
    解调器zur解调von Eingangsssignalen。

    公开(公告)号:EP0256287A2

    公开(公告)日:1988-02-24

    申请号:EP87109772.1

    申请日:1987-07-07

    IPC分类号: H03D1/22 G08G1/09 H04L27/06

    摘要: Bei einem digitalen Demodulator für die ARI- und RDS-Demo­dulation soll das RDS-Signal stets an derselben Ausgang­klemme (36) vorhanden sein, und zwar unabhängig davon, ob der ARI-Träger vorhanden ist oder nicht.
    Bei einem nach dem Prinzip einer Costas-Loop-Schaltung auf­gebauten Demodulator wird dies dadurch erreicht, daß die Steuergröße der Costas-Loop für den spannungsgesteuerten Oszillator (22) invertiert wird, sobald ein ARI-Träger vorhanden ist, was durch eine zusätzliche schnelle ARI-Erkennungsschal­tung (44) festgestellt wird.

    摘要翻译: 在用于解调用于驱动器(ARI)和无线电数据系统(RDS)信号的广播信息服务的数字解调器中,RDS信号应该始终存在于相同的输出端子上,而与ARI载波是否存在无关。 在根据科斯塔斯环路电路的原理构造的解调器中,这是通过以下事实实现的:一旦存在ARI载波,则对于压控振荡器,科斯塔斯环路的控制变量被反转,由ARI载波 一个额外的快速ARI检测电路。

    Anordnung zum Empfang von Daten
    6.
    发明公开
    Anordnung zum Empfang von Daten 失效
    Anordnung zum Empfang von Daten。

    公开(公告)号:EP0319778A2

    公开(公告)日:1989-06-14

    申请号:EP88119520.0

    申请日:1988-11-24

    发明人: Poschen, Dieter

    IPC分类号: H03M9/00 H03K23/66

    摘要: Bei einer Anordnung zum Empfang von Daten, welche seriell, insbesondere zusammen mit anderen Informa­tionen, übertragen werden, wobei ein Datenblock jeweils 26 Bits aufweist und vier Datenblöcke zu einer Gruppe zusammengefaßt sind, ist ein achtstel­liger Binärzähler vorgesehen, bei dem die fünf geringstwertigen Stellen des Binärzählers als Modulo-­26-Zähler und zwei weitere Binärstellen als Modulo-­vier-Zähler betrieben werden.

    摘要翻译: 在用于接收与其他信息项一起被串行发送的数据的布置中,每个情况下呈现26位的数据块和四个数据块组合形成一个组,提供一个八位二进制计数器,其中五个 二进制计数器的最低有效数字以模26计数器运行,另外两个二进制数字以模4计数器运行。

    Anordnung zum Empfang von Daten
    7.
    发明公开
    Anordnung zum Empfang von Daten 失效
    数据接收装置

    公开(公告)号:EP0319778A3

    公开(公告)日:1989-10-04

    申请号:EP88119520.0

    申请日:1988-11-24

    发明人: Poschen, Dieter

    IPC分类号: H03M9/00 H03K23/66

    摘要: Bei einer Anordnung zum Empfang von Daten, welche seriell, insbesondere zusammen mit anderen Informa­tionen, übertragen werden, wobei ein Datenblock jeweils 26 Bits aufweist und vier Datenblöcke zu einer Gruppe zusammengefaßt sind, ist ein achtstel­liger Binärzähler vorgesehen, bei dem die fünf geringstwertigen Stellen des Binärzählers als Modulo-­26-Zähler und zwei weitere Binärstellen als Modulo-­vier-Zähler betrieben werden.