摘要:
Les instructions de programme utilisées dans ce dispositif comprennent un code d'élaboration (CE) des adresses pour l'accès à une mémoire (7) associée au processeur. A chacun des registres d'adresse (ax0 à ax3; ay0 à ay3) sont associés un registre d'offset (ox0 à ox3; oy0 à oy3) et un registre de modulo (mx0 à mx3; my0 à my3). Un circuit de calcul d'adresses (28) calcule chaque adresse d'accès à la mémoire (7) sur la base de codes d'opération désignés par le code d'élaboration d'adresses (CE) des instructions et du contenu d'un registre d'adresse (ax0 à ax3; ay0 àay3) et de ses registres associés (0x0 à ox3; oy0 à oy3; mx0 à mx3; my0 à my3). Chaque code d'élaboration (CE) définit l'un des codes d'opération à envoyer au circuit de calcul (28) et désigne le registre d'adresse dont le contenu doit subir l'opération de calcul. Des moyens de commande assurent les transferts des contenus des registres et du code d'opération vers le circuit de calcul (28). Selon l'invention, chaque registre d'adresse (ax0 à ax3; ay0 à ay3) est associé à un registre de configuration (cx0 à cx3; cy0 à cy3) qui est désigné en même temps que ce registre d'adresse par le code d'élaboration d'adresses (CE), et chaque registre de configuration (cx0 à cx3; cy0 à cy3) contient au moins un jeu de codes d'opération prédéfinis, chaque code d'opération étant à même de commander une opération de calcul prédéterminée dans le circuit de calcul (28).