公开(公告)号：EP4280264A1

公开(公告)日：2023-11-22

申请号：EP23173322.1

申请日：2023-05-15

申请人： Commissariat à l'énergie atomique et aux énergies alternatives

发明人： LANDIS, Stefan ,  EXBRAYAT, Yorrick

IPC分类号： H01L21/768 ,  H01L23/528 ,  H01L23/522 ,  H01L23/00 ,  G06F21/73

摘要： L'invention porte sur un procédé de réalisation d'une zone d'individualisation d'une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d'interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes :
• fournir le premier niveau (10A) et une couche diélectrique (200),
• former sur la couche diélectrique (200) un masque de gravure (300) comprenant des ouvertures (301),
• déposer de façon aléatoire des particules (P) dans les ouvertures (301), par dépôt puis brassages desdites particules à la surface du masque de gravure (300),
• graver la couche diélectrique (200) au travers des ouvertures de masque (301), de façon à obtenir des ouvertures de via (320) fonctionnelles et des ouvertures de via dégradées (320F),
• remplir les ouvertures de via (320, 320F) de sorte à former les vias (30) du niveau (30A) d'interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures fonctionnelles (320) et des vias dysfonctionnels (30KO) au niveau des ouvertures dégradées (320F).

公开(公告)号：EP4280275A1

公开(公告)日：2023-11-22

申请号：EP23173330.4

申请日：2023-05-15

申请人： Commissariat à l'énergie atomique et aux énergies alternatives

发明人： LANDIS, Stefan ,  EXBRAYAT, Yorrick

IPC分类号： H01L23/522 ,  H01L23/528 ,  H01L23/00 ,  H04L9/32

摘要： L'invention porte sur un procédé de réalisation d'une zone d'individualisation d'une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d'interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes :
• fournir le premier niveau (10A) et une couche diélectrique (200),
• déposer de façon aléatoire des particules (P) sur la couche diélectrique (200),
• déposer un masque de gravure (300) sur la couche diélectrique (200) et les particules (P),
• planariser de façon à obtenir une couche composite (300') comprenant les particules (P),
• former une couche de lithographie (400) comprenant des motifs d'ouvertures (401),
• graver la couche composite au travers des motifs d'ouvertures (401) pour former des ouvertures de masque (301, 301F), puis graver la couche diélectrique (200) au travers des ouvertures de masque (301, 301F), de façon à obtenir des ouvertures de via (320) fonctionnelles et des ouvertures de via dégradées (320F),
• remplir les ouvertures de via (320, 320F) de sorte à former les vias (30) du niveau (30A) d'interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures fonctionnelles (320) et des vias dysfonctionnels (30KO) au niveau des ouvertures dégradées (320F).

公开(公告)号：EP4280274A1

公开(公告)日：2023-11-22

申请号：EP23173324.7

申请日：2023-05-15

申请人： Commissariat à l'énergie atomique et aux énergies alternatives

发明人： LANDIS, Stefan ,  EXBRAYAT, Yorrick

IPC分类号： H01L23/522 ,  H01L23/528 ,  H01L23/00 ,  G06F21/73 ,  H01L21/768

摘要： L'invention porte sur un procédé de réalisation d'une zone d'individualisation d'une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d'interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes :
• fournir le premier niveau (10A) et une couche diélectrique (200),
• former sur la couche diélectrique (200) un masque de gravure (300),
• déposer de façon aléatoire des particules (P) sur le masque de gravure (300),
• former une couche de lithographie (400) comprenant des motifs d'ouvertures (401, 401p),
• graver la couche de masque au travers des motifs d'ouvertures (401, 401p) pour former des ouvertures de masque (301, 301F), puis graver la couche diélectrique (200) au travers des ouvertures de masque (301, 301F), de façon à obtenir des ouvertures de via (320) fonctionnelles et des ouvertures de via dégradées (320F),
• remplir les ouvertures de via (320, 320F) de sorte à former les vias (30) du niveau (30A) d'interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures fonctionnelles (320) et des vias dysfonctionnels (30KO) au niveau des ouvertures dégradées (320F).