利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

4 条记录 (耗时 0.035 秒)

    Transistor-transistor logic circuit
    1.
    发明公开
    Transistor-transistor logic circuit 失效
    Logische晶体管 - 晶体管 - Schaltung。

    公开(公告)号：EP0032043A1

    公开(公告)日：1981-07-15

    申请号：EP80304669.7

    申请日：1980-12-22

    申请人： FUJITSU LIMITED

    发明人： Enomoto, Hiromu ,  Mitono, Yoshiharu ,  Yasuda, Yasushi ,  Ohta, Hiroshi ,  Imaizumi, Taketo

    IPC分类号： H03K19/013 ,  H03K19/088

    CPC分类号： H03K19/013 ,  H03K19/088

    摘要： A transistor-transistor logic circuit comprises an input means (10) for receiving an input logic signal (IN), a phase-splitting transistor (13) having its base connected to the input means (10), an output transistor (16) having its base connected to the emitter of the phase-splitting transistor (13), wherein the output transistor (16) supplies an output logic signal responsive to the input logic signal from its collector, and a capacitive element (19) having one terminal connected to the collector of the phase-splitting transistor (13) and another terminal maintained at a predetermined potential. The turn-on-time of the output transistor (16) is shortened by the capacitive element (19).

    摘要翻译： 晶体管晶体管逻辑电路包括用于接收输入逻辑信号（IN）的输入装置（10），具有连接到输入装置（10）的基极的分相晶体管（13），输出晶体管（16） 其基极连接到分相晶体管（13）的发射极，其中输出晶体管（16）响应于来自其集电极的输入逻辑信号提供输出逻辑信号，以及电容元件（19），其一个端子连接到 分相晶体管（13）的集电极和保持在预定电位的另一个端子。 输出晶体管（16）的接通时间被电容元件（19）缩短。

    Schmitt trigger circuit with a hysteresis characteristic
    4.
    发明公开
    Schmitt trigger circuit with a hysteresis characteristic 失效
    Schmitt-Trigger-Schaltung mit Hysterese-Eigenschaft。

    公开(公告)号：EP0041363A1

    公开(公告)日：1981-12-09

    申请号：EP81302350.4

    申请日：1981-05-28

    申请人： FUJITSU LIMITED

    发明人： Enomoto, Hiromu ,  Mitono, Yoshiharu ,  Yasuda, Yasushi ,  Imaizumi, Taketo ,  Ohta, Hiroshi

    IPC分类号： H03K3/295

    CPC分类号： H03K3/2893

    摘要： Disclosed is a schmitt trigger circuit having an input-voltage hysteresis characteristicfor reducing noise sensitivity and preventing oscillation, comprising in its input stage a multi-emitter transistor (T 11 ) and in its output stage a second transistor (T 2 ). The multi-emitter transistor comprises a first emitter (E 1 ) and a second emitter (E 2 ). The first emitter is associated with a switching operation in response to the input voltage (Vin) applied to the base of the multi-emitter transistor. The second emitter is associated with the operation of drawing charges from the base of the second transistor (Tz) through the base of the multi-emitter transistor (T 11 ) to the ground. By using the multi-emitter transistor, the input current (I 1L ) does not greatly increase as the input voltage (Vin) falls.

    摘要翻译： 公开了一种具有用于降低噪声灵敏度和防止振荡的输入电压滞后特性的施密特触发电路，其在其输入级包括多发射极晶体管（T11），并且在其输出级中包括第二晶体管（T2）。 多发射极晶体管包括第一发射极（E1）和第二发射极（E2）。 响应于施加到多发射极晶体管的基极的输入电压（Vin），第一发射极与开关操作相关联。 第二发射极与从第二晶体管（T2）的基极通过多发射极晶体管（T11）的基极到地的绘图电荷的操作相关联。 通过使用多发射极晶体管，当输入电压（Vin）下降时，输入电流（I1L）不会大大增加。