-
1.发明授权
-
2.发明公开Einrichtung zur Steuerung der Zykluszeit für einen Mikroprozessor mit Steuerspeichern unterschiedlicher Verarbeitungsgeschwindigkeit 失效装置，用于控制具有不同的处理速度的控制存储在微处理器的周期时间。
公开(公告)号：EP0010193A1
公开(公告)日：1980-04-30
申请号：EP79103609.8
申请日：1979-09-24
CPC分类号： G06F9/26
摘要： EinMikroprozessor(10)alszentraleVerarbeitungseinheit eines datenverarbeitenden Systems erhält seine Mikroinstruktionen sowohl von mindestens einem schnellen statischen Steuerspeicher (12) als auch von mindestens einem langsamen dynamischen Steuerspeicher (14), dessen Speicherzellen periodisch einer Wiederauffrischung des Speicherinhaltes bedürfen Beide Arten von Steuerspeichern (12,14) besitzen ein gemeinsames Adressenregister (32). Eine Zeitgebersteuerschaltung (42) weist eine Ringschiebeschaltung (78) aus bistabilen Kippstufen (80 bis 98) mit zugeordneten Schaltgliedern auf, welche Taktsignale als entsprechende Zeitgebersignalezu den Steuerspeichern durchschalten. Eine dem Adressenregister (32) zugeordnete Decodierschaltung (38) erkennt, ob der nächste Zugriff zu einem schnellen oder zu einem langsamen Steuerspeicher erfolgen soll. Dementsprechend wird eine verkürzte oder eine vollständige Folge von Zeitsignalen ausgegeben. Eine bistabile Kippschaltung (140) in der Zeitgebersteuerschaltung (42) unterbindet zeitweilig den Verkehr mit dem Mikroprozessor (10) für den langsamen Steuerspeicher (14), um diesem die Durchführung eines ungestörten Zyklus für die Wiederauffrischung des Speicherinhaltes zu ermöglichen.
摘要翻译： 1，一种用于控制具有不同速度的控制存储在微处理器的周期时间，在数据处理系统中，至少一个几乎控制存贮器（12）和至少一种慢控制存储器（14），它要求其内容物周期性刷新 被提供，并且被提供用于供给在不同的可选择的间隔的脉冲的定时电路，在该特征的所述定时电路（42，图1;图2）a）提交，当访问几乎存储由选择信号所指示的（ （40），所有这些源自在可用的地址在寄存器（32），在正常时间间隔的脉冲序列，独立的慢存储的状态，b）提供，当存取慢存储由所述选择信号所指示 40）从配料衍生解决可用，并且当没有请求爽口，在延长的时间间隔）从可用的地址导出的脉冲序列，以及c）当访问商店缓慢由所述选择信号（40表示 ESS和被请求时清爽，顺序单个脉冲（240）在间隔哪些是比正常时间间隔短，所述的单个脉冲提供可能性来样刷新状态，其终止后使所产生的脉冲序列的一个近重写。
-
搜索结果
2 条记录 (耗时 0.121 秒)
