-
公开(公告)号：EP0502176B1
公开(公告)日：1997-03-26
申请号：EP91918372.3
申请日：1991-09-27
发明人： STEVENS, Carlile, R.
CPC分类号： H04B3/542 , H04B2203/542 , H04B2203/5458
摘要： Data is transmitted on a power line (15) as a momentary interruption of the power at or near the zero crossing of the current. The interruption is preferably a small fraction of the period of the frequency of the power line. The data is transmitted only to those devices in series circuit with the transmitter. The transmitter (13) combines 60 Hz and 120 Hz clock signals with data from a shift register to interrupt current in a predetermined pattern, in which an interruption of both the positive going and negative going zero crossings define a logic '1' and the absence of interruptions is a logic '0'. A data prefix identifies succeeding bits as data. The receiver (17) produces a pulse width modulated signal in response to the data.
-
公开(公告)号：EP0502176A1
公开(公告)日：1992-09-09
申请号：EP91918372.0
申请日：1991-09-27
发明人： STEVENS, Carlile, R.
IPC分类号： H04B3
CPC分类号： H04B3/542 , H04B2203/542 , H04B2203/5458
摘要： Des données sont transmises par une ligne d'alimentation (15) en tant qu'interruption momentanée de l'alimentation au niveau ou proche du passage par zéro du courant. L'interruption est de préférence une petite fraction de la période de la fréquence de la ligne d'alimentation. Les données sont transmises uniquement aux dispositifs du circuit en série avec l'émetteur. L'émetteur (13) combine des signaux d'horloge 60 Hz et 120 Hz avec les données provenant d'un registre à décalage pour interrompre le courant selon une configuration prédéterminée dans laquelle une interruption des passages positifs par zéro et des passages négatifs par zéro définit un "1" logique et l'absence d'interruption définit un "0" logique. Un préfixe de données identifie des bits successifs en tant que données. Le récepteur (17) produit un signal modulé en largeur d'impulsion en réponse aux données.
-
搜索结果
2 条记录 (耗时 0.01 秒)
