利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.014 秒)

    Einrichtung zur Reduktion der Datenrate
    2.
    发明公开
    Einrichtung zur Reduktion der Datenrate 失效

    公开(公告)号：EP0889586A1

    公开(公告)日：1999-01-07

    申请号：EP97110912.9

    申请日：1997-07-02

    申请人： MICRONAS Semiconductor Holding AG

    发明人： Menkhoff, Andreas, Dr.

    IPC分类号： H03H17/06

    CPC分类号： H03H17/0671 ,  H03H17/0664

    摘要： Einrichtung zur Reduktion der Datenrate einer Datenfolge (d1) mit einer umshaltbaren Filtereinrichtung (1), die in einem ersten Schaltzustand erste Ausgangswerte nach a Abtastschritten und in einem zweiten Schaltzustand zweite Ausgangswerte nach a + 1 Abtastschritten liefert und zur Bildung von gefilterten Datenwerten (df') ein mitlaufendes Datenfenster (dw) aufweist, das mitlaufende Datenfenster (dw) umfaßt im ersten Schaltzustand b Abtastwerte und im zweiten Schaltzustand c Abtastwerte, wobei b ≥ a und c ≥ a+1 ist, einer mit der umschaltbaren Filtereinrichtung (1) gekoppelten Steuereinrichtung (10), die innerhalb gleichlanger Abschnitte (I2) der Datenfolge d1 die Bildung von n ersten und m zweiten Ausgangswerten veranlaßt, dabei ist die Anzahl der n ersten und m zweiten Ausgangswerte durch eine Bemessungsregel r = a + m/(n+ m) bestimmt, wobei r ein Datenrate-Reduktionsfaktor ist.

    摘要翻译： 数据速率降低电路使用可切换滤波器（1），其在第一开关状态下在采样之后传送第一输出值，并且在第二开关状态下，在+1采样之后传递第二输出值。 滤波器具有覆盖第一开关状态的b个采样的数据窗口，并且在第二开关状态下c采样，其中b大于或等于a且c大于或等于a + 1。 连接到可切换滤波器的控制器（10）导致在等长数据序列的部分内产生n个第一和第m个第二输出值，使得输出值的数量由r = a + M /（n + m），其中r是数据速率降低因子。

    Filterkombination zur Abtastratenumsetzung
    4.
    发明公开
    Filterkombination zur Abtastratenumsetzung 失效

    公开(公告)号：EP0889588A1

    公开(公告)日：1999-01-07

    申请号：EP97110914.5

    申请日：1997-07-02

    申请人： MICRONAS Semiconductor Holding AG

    发明人： Menkhoff, Andreas, Dr. ,  Alrutz, Herbert, Dr.rer.nat.

    IPC分类号： H03H17/06

    CPC分类号： H03H17/0685 ,  H03H17/0621

    摘要： Filterkombination zur Abtastratenumsetzung mit einer Serienschaltung aus folgenden Filterstufen: einem Eingangstiefpaß (1), dessen Dämpfungsverlauf (tp1) im Bereich der halben und der 1,5-fachen Frequenz des Digitalisierungstaktes (f1) mindestens einen ersten Dämpfüngswert (a1) aufweist; einem festen Interpolationsfilter (2), zur Erhöhung der Abtastrate gegenüber dem Digitalisierungstakt (f1) um einen ganzzahligen Faktor, dessen Dämpfungsverlauf (tp) im Bereich der Frequenz des Digitalisierungstaktes (f1) mindestens einen zweiten Dämpfüngswert (a2) und im Bereich zwischen der halben und 1,5-fachen Frequenz des Digitalisierungstaktes im wesentlichen einen dritten Dämpfungswert (a3) aufweist; und einem zeitvariablen Interpolationsfilter (3) zur Interpolation der vom Ausgang des festen Interpolationsfilters (2) gelieferten Datenfolge (d5), dessen Dämpfungsverlauf (tp3) im Bereich der doppelten Frequenz des Digitalisierungstaktes (f1) mindestens einen vierten Dämpfungswert (a4) aufweist.

    摘要翻译： 过滤器组合包括几个过滤器阶段。 输入低通滤波器（1）在其衰减响应中具有衰减值（a1）在数字化率的频率的一半或1.5倍的范围内。 固定内插滤波器（2）将采样率提高到数字化速率以上，使用衰减响应在数字化速率区域具有第二衰减（a2）的全数因子，频率之间的区域中的第三衰减 是数字化率的一半和1.5倍。 时变内插滤波器（3）从固定内插滤波器的输出插值数据序列，其衰减响应在数字化速率频率的两倍的区域中具有第四衰减。

    Einrichtung zur Reduktion der Datenrate
    5.
    发明公开
    Einrichtung zur Reduktion der Datenrate 失效

    公开(公告)号：EP0889587A1

    公开(公告)日：1999-01-07

    申请号：EP97110913.7

    申请日：1997-07-02

    申请人： MICRONAS Semiconductor Holding AG

    发明人： Menkhoff, Andreas, Dr.

    IPC分类号： H03H17/06

    CPC分类号： H03H17/0279 ,  H03H17/0664 ,  H03H17/0671 ,  H03H2017/0678

    摘要： Einrichtung zur Reduktion der Datenrate einer Datenfolge (d1) mit einer umschaltbaren Filtereinrichtung (1), die in einem ersten Schaltzustand erste Ausgangswerte (dn) nach a Abtastschritten und in einem zweiten Schaltzustand zweite Ausgangswerte (dm) nach a + 1 Abtastschritten liefert und zur Bildung von gefilterten Datenwerten (df') mindestens ein mitlaufendes Datenfenster (dw) unterschiedlicher Fenstergröße (dwf1,dwf2) aufweist. Eine Steuereinrichtung (10) veranlaßt innerhalb gleichlanger Abschnitte (12) der Datenfolge (d1) die Bildung von n ersten (dn) und m zweiten Ausgangswerten (dm), dabei ist die Anzahl der n ersten und m zweiten Ausgangswerte durch eine Bemessungsregel r = a + m/(n+ m) bestimmt, in der r ein gewünschter Datenrate-Reduktionsfaktor ist.

    摘要翻译： 该电路使用可切换滤波器（1）降低数据序列（d1）的数据速率，该可切换滤波器（1）在处于第一切换状态时在采样之后传递第一输出（dn），并且在+ 1之后传送第二输出（dm） 采样处于第二开关状态。 该过滤器具有一个或多个不同大小的数据窗口。 控制器（10）使得在数据序列的具有相等长度的部分（12）内产生n个第一和第m个第二输出值。 因此，n个第一和第m个输出值的数量减少了一个比例r = a + m /（m + m），其中r是期望的数据速率降低因子。