公开(公告)号：EP0590818A3

公开(公告)日：1994-05-11

申请号：EP93307191.2

申请日：1993-09-13

申请人： NATIONAL SEMICONDUCTOR CORPORATION

发明人： Sinh, Nguyen ,  Yee, Loren

IPC分类号： H03K19/0175

CPC分类号： H03K19/017527

摘要： An ECL-to-BiCMOS/CMOS translator for translating a pair of differential ECL level signals into a BiCMOS/CMOS level signal is disclosed. The translator includes an output stage (42) having an output node (50) and a first output switching means (Q13) for coupling the output node (50) to a first voltage (-V DD ) supply and a second output switching means (Q14) for coupling the output node (50) to a second voltage supply (V SS ). A first input stage (38) activates the first output switching means (Q13) of the output stage (42) in response to one of the differential ECL signals, and a second input stage (40) activates the second output switching means (Q14) of the output stage (42) in response to the other differential ECL signal. The first input stage (38) includes a first input switching means (MP6) for coupling a first resistive element (R12) between the first voltage supply (-V DD ) and the output node (50) of the output stage (42), and the second input stage (40) includes a second input switching means (MP8) for coupling a second resistive element (R14) between the first voltage supply (V DD ) and the second voltage supply (V SS ).

摘要翻译： 公开了用于将一对差分ECL电平信号转换成BiCMOS / CMOS电平信号的ECL到BiCMOS / CMOS转换器。 该转换器包括具有输出节点（50）和用于将输出节点（50）耦合到第一电压（-VDD）电源的第一输出开关装置（Q13）的输出级（42）和第二输出开关装置 ），用于将输出节点（50）耦合到第二电压源（VSS）。 响应于一个差动ECL信号，第一输入级（38）激活输出级（42）的第一输出开关装置（Q13），并且第二输入级（40）激活第二输出开关装置（Q14） 响应于另一个差分ECL信号，输出级（42）的输出信号。 第一输入级（38）包括用于耦合第一电压源（-VDD）和输出级（42）的输出节点（50）之间的第一电阻元件（R12）的第一输入开关装置（MP6），以及 第二输入级（40）包括用于耦合第一电压源（VDD）和第二电压源（VSS）之间的第二电阻元件（R14）的第二输入开关装置（MP8）。

公开(公告)号：EP0590818A2

公开(公告)日：1994-04-06

申请号：EP93307191.2

申请日：1993-09-13

申请人： NATIONAL SEMICONDUCTOR CORPORATION

发明人： Sinh, Nguyen ,  Yee, Loren

IPC分类号： H03K19/0175

CPC分类号： H03K19/017527

摘要： An ECL-to-BiCMOS/CMOS translator for translating a pair of differential ECL level signals into a BiCMOS/CMOS level signal is disclosed. The translator includes an output stage (42) having an output node (50) and a first output switching means (Q13) for coupling the output node (50) to a first voltage (-V DD ) supply and a second output switching means (Q14) for coupling the output node (50) to a second voltage supply (V SS ). A first input stage (38) activates the first output switching means (Q13) of the output stage (42) in response to one of the differential ECL signals, and a second input stage (40) activates the second output switching means (Q14) of the output stage (42) in response to the other differential ECL signal. The first input stage (38) includes a first input switching means (MP6) for coupling a first resistive element (R12) between the first voltage supply (-V DD ) and the output node (50) of the output stage (42), and the second input stage (40) includes a second input switching means (MP8) for coupling a second resistive element (R14) between the first voltage supply (V DD ) and the second voltage supply (V SS ).

摘要翻译： 公开了一种用于将一对差分ECL电平信号转换为BiCMOS / CMOS电平信号的ECL至BiCMOS / CMOS转换器。 转换器包括具有输出节点（50）的输出级（42）和用于将输出节点（50）耦合到第一电压（-VDD）电源和第二输出开关装置（Q14）的第一输出开关装置（Q13） ），用于将输出节点（50）耦合到第二电压源（VSS）。 第一输入级（38）响应于差分ECL信号中的一个激活输出级（42）的第一输出开关装置（Q13），第二输入级（40）激活第二输出开关装置（Q14） 的输出级（42）响应于另一个差分ECL信号。 第一输入级（38）包括用于耦合第一电压源（-VDD）和输出级（42）的输出节点（50）之间的第一电阻元件（R12）的第一输入开关装置（MP6），以及 第二输入级（40）包括用于耦合第一电压源（VDD）和第二电压源（VSS）之间的第二电阻元件（R14）的第二输入开关装置（MP8）。