摘要:
Amplificateur différentiel du type cascode comprenant un étage différentiel comportant un premier (T₁) et un deuxième (T₂) transistor dont les collecteurs sont connectés à une charge active constituée par le trajet collecteur-émetteur respectivement d'un troisième (T₃) et d'un quatrième (T₄) transistor en série respectivement avec une première (R₁) et une deuxième (R₂) résistance dont une borne est connectée à une source de tension d'alimentation, les troisième et quatrième transistors ayant leur base connectée à une source de tension de référence. Selon l'invention, un premier condensateur (C₁) est disposé entre les trajets collecteur-émetteur du troisième et du premier transistor (T₁), et un deuxième condensateur (C₂) est disposé entre les trajets collecteur-émetteur du quatrième (T₄) et du deuxième transistor (T₂). Une troisième (R'₁) et une quatrième (R'₂) résistances sont disposées entre ladite source de tension d'alimentation (V cc ) et le trajet collecteur-émetteur respectivement du premier (T₁) et du deuxième (T₂) transistor.
摘要:
L'invention concerne un amplificateur à large bande comportant une sortie directe C à laquelle est connecté un étage décaleur de niveau présentant au moins une sortie décalée en niveau et comportant au moins un premier transistor suiveur (Q 3 ) en série avec au moins un élément décaleur de niveau (Q 4 ), ledit transistor (Q 3 ) comportant une première résistance (R 2 ) disposée entre sa base et une source de tension d'alimentation (V cc ), et un circuit de contre-réaction (R F1 ) à partir d'au moins une sortie décalée en niveau. Il comporte au moins un deuxième (Q 20 ) et un troisième (Q 30 ) transistor de sortie séparée dont la base est connectée à une dite sortie décalée en niveau (S) et qui sont agencés de manière que leur col lecteur constitue respectivement une première (Si) et une deuxième (S 2 ) sortie séparée, en ce qu'il comporte un quatrième transistor suiveur (Q' 3 ) en cascade entre le premier transistor suiveur (Q 3 ) et l'élément décaleur de niveau (Q 4 ). Il comporte également un cinquième transistor (Qio) formant miroir de courant avec ledit élément décaleur de niveau et dont le trajet de courant principal est connecté en série entre le trajet de courant principal du premier transistor suiveur (Q 3 ) et une borne de l'élément décaleur de niveau (Q 4 ) non connectée au quatrième transistor suiveur (Q' 3 ).