公开(公告)号：EP3146634A1

公开(公告)日：2017-03-29

申请号：EP14892827.8

申请日：2014-05-21

申请人： Qualcomm Incorporated

发明人： ZHANG, Le ,  SU, Wenjun ,  LEE, Chulkyu

IPC分类号： H03M9/00

CPC分类号： G06F1/324 ,  G06F1/08 ,  G06F13/4022 ,  G06F13/4282 ,  G11C19/28 ,  H03M9/00 ,  Y02D10/14 ,  Y02D10/151

摘要： Serializers and deserializers for odd ratio parallel data buses are disclosed. In one embodiment, serializers and deserializers operating with an odd number of parallel data bits work with a half-rate clock to provide a serial data stream at a full clock rate. By providing a half-rate clock, power and area are conserved on the integrated circuit incorporating the serializer. Additionally, by providing a 7:1 serializer, the bus is now compatible with the MIPI C-PHY standard.

摘要翻译： 公开了用于奇数比并行数据总线的串行器和解串器。 在一个实施例中，以奇数个并行数据位操作的串行器和解串行器与半速率时钟一起工作，以全时钟速率提供串行数据流。 通过提供半速率时钟，集成了串行器的集成电路节省了功率和面积。 此外，通过提供7：1串行器，总线现在与MIPI C-PHY标准兼容。

公开(公告)号：EP3146622A1

公开(公告)日：2017-03-29

申请号：EP14892709.8

申请日：2014-05-23

申请人： Qualcomm Incorporated

发明人： SU, Wenjun ,  LEE, Chulkyu ,  ZHANG, Le ,  YIN, Guangming

IPC分类号： H02M3/07

CPC分类号： H03K3/011 ,  G05F1/00 ,  G05F3/205 ,  G05F3/242 ,  G05F3/262 ,  H02M3/07 ,  H03K5/159 ,  H03K17/145 ,  H03K19/00384 ,  H03K2217/0018

摘要： A feed-forward bias circuit biases body bias terminals of transistors of another circuit to compensate for PVT variations in the other circuit. In some aspects, the feed-forward bias circuit compensates for transistor process corners in a circuit by enabling the generation of different bias signals under different corner conditions. In some implementations, the feed-forward bias circuit is used to bias a delay circuit so that the delay circuit exhibits relatively constant delay characteristics over different PVT conditions.

摘要翻译： 前馈偏置电路偏置另一电路的晶体管的体偏置端子，以补偿另一电路中的PVT变化。 在一些方面，前馈偏置电路通过在不同的拐角条件下产生不同的偏置信号来补偿电路中的晶体管工艺角。 在一些实现中，前馈偏置电路用于偏置延迟电路，使得延迟电路在不同的PVT条件下表现出相对恒定的延迟特性。