利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.009 秒)

    Pin diode driver circuit with DC bias terminal and timing delay circuit for high power HF input protection of radar low-noise amplifier
    1.
    发明公开
    Pin diode driver circuit with DC bias terminal and timing delay circuit for high power HF input protection of radar low-noise amplifier 失效
    与DC参考电压和延迟电路PIN二极管驱动器电路，以保护高功率RF（干扰）信号的雷达输入放大器。

    公开(公告)号：EP0534680A1

    公开(公告)日：1993-03-31

    申请号：EP92308477.6

    申请日：1992-09-17

    申请人： RAYTHEON COMPANY

    发明人： Russell, Mark E. ,  Miller, David C.

    IPC分类号： G01S13/00 ,  H02H9/00

    CPC分类号： H03K17/74 ,  H03K17/667

    摘要： A timing delay circuit (34) includes a first transistor (Q5) having a control electrode (Q5B) coupled to an input terminal (34a), a reference electrode (Q5C) coupled to a first DC bias terminal (28a) and an output electrode (Q5E) coupled to an output terminal (34b) of the timing delay circuit (34); a second transistor (Q6) having a control electrode (Q6B) coupled to the input terminal (34a), a reference electrode (Q6C) coupled to a second bias terminal (28b) and an output electrode (Q6E); and a third transistor (Q7) having a control electrode (Q7B) coupled to the output electrode (Q6E) of the second transistor (Q6), a reference electrode (Q7C) coupled to the second bias terminal (28b) and an output electrode (Q7E) coupled to the output terminal (34b) of the timing delay circuit (34). The timing delay circuit (34) is the output stage of a driver circuit (28) for a PIN diode (36) which acts as a limiter between a radar transmit/receive duplexor (14) and the radar receiver (20). Control logic signals are applied to a line circuit (24) and converted into signals of suitable voltage and current by a CCD device (26), a voltage translator circuit (30), and a current amplifier (32) before application to the input terminal (34a) of the timing delay circuit (34), which ensures rapid switching.

    摘要翻译： 定时延迟电路（34）包括第一晶体管（Q5），其具有耦合到第一DC偏置端子（28a）的输入端（34A），一个参比电极（Q5C）耦合到控制电极（Q5B）和输出电极 在输出端耦合到（Q5E）（34b）的定时延迟电路（34）; 耦合到第二偏压端子的第二晶体管（Q6），其具有耦合到所述输入端子（34A），一个参比电极（Q6C）的控制电极（Q6B）（28B）和输出电极（Q6E）; 和耦合到所述第二偏置端子的第三晶体管（Q7）具有耦合到所述第二晶体管（Q6），参比电极（Q7C）的输出电极（Q6E）的控制电极（Q7B）（28B）和输出电极（ Q7E）耦合到输出端子（34b）的定时延迟电路（34）。 定时延迟电路（34）为PIN二极管（36），其用作雷达发射之间的限幅器的驱动器电路（28）的输出级/接收双工器（14）和雷达接收机（20）。 控制逻辑信号被施加到一个用户线电路（24）和施加到输入端之前被转换成合适的电压和电流的信号由CCD设备（26），一个电压转换器电路（30），和一个电流放大器（32） 定时延迟电路（34），这确保了快速切换的（34A）。