公开(公告)号：EP0644700A2

公开(公告)日：1995-03-22

申请号：EP94306625.8

申请日：1994-09-09

申请人： SONY CORPORATION

发明人： Watanabe, Kazuo, c/o Sony Corporation ,  Sarugaku, Toshio, c/o Sony Corporation ,  Todo, Hirofumi, c/o Sony Corporation ,  Tokuhara, Masaharu, c/o Sony Corporation

IPC分类号： H04N11/04 ,  H03H17/06

CPC分类号： H04N11/04 ,  H04N5/45 ,  H04N9/64

摘要： A plurality of circuit blocks that output digital signals with different sampling frequencies are connected to data buses in common. One of outputs of the circuit blocks is selected and the output is sent to a sampling rate converter circuit block through the data buses. Each of the circuit blocks has a tri-state buffer at its output stage. With an output enable signal, a desired circuit block can be selected.

摘要翻译： 输出具有不同采样频率的数字信号的多个电路块共同地连接到数据总线。 选择电路块的输出之一，并通过数据总线将输出发送到采样率转换器电路块。 每个电路块在其输出级具有三态缓冲器。 使用输出使能信号，可以选择所需的电路块。

公开(公告)号：EP0644700A3

公开(公告)日：1996-05-29

申请号：EP94306625.8

申请日：1994-09-09

申请人： SONY CORPORATION

发明人： Watanabe, Kazuo, c/o Sony Corporation ,  Sarugaku, Toshio, c/o Sony Corporation ,  Todo, Hirofumi, c/o Sony Corporation ,  Tokuhara, Masaharu, c/o Sony Corporation

IPC分类号： H04N11/04 ,  H03H17/06

CPC分类号： H04N11/04 ,  H04N5/45 ,  H04N9/64

摘要： A plurality of circuit blocks that output digital signals with different sampling frequencies are connected to data buses in common. One of outputs of the circuit blocks is selected and the output is sent to a sampling rate converter circuit block through the data buses. Each of the circuit blocks has a tri-state buffer at its output stage. With an output enable signal, a desired circuit block can be selected.

摘要翻译： 输出具有不同采样频率的数字信号的多个电路块共同连接到数据总线。 选择电路块的输出之一，并通过数据总线将输出发送到采样率转换器电路块。 每个电路模块在其输出级都有一个三态缓冲器。 通过输出使能信号，可以选择所需的电路模块。